数字电路技术基础精典习题.ppt

图1.2.2 与、或、非的图形符号 图1.2.3 复合逻辑的图形符号和运算符号 图3.3.10 二－十进制译码器74LS42 图3.2.2 组合逻辑电路的设计过程 * * （1）逻辑代数的基本公式、常用公式和基本定理 （2）从真值表写逻辑函数式的方法； （3）从函数式列真值表的方法； （4）从逻辑图写函数式的方法； (5)从函数式画逻辑图的方法。 （6）不同表达式形式的转换方法。 （7）公式化简法。 （8）卡诺图 化简法。 第一章基本知识 1-1.已知函数 ，其反函数 = (A+B’)(A’+C)’ ， 对偶式Y ’= ( A’+B ) ( A+C’)’ 。 1-2.函数化简： 求 的最简与或式。 解： ① 画出F的K图。给出的F为一般与或式，将每个与项所覆盖的最小项都填1，K图如图1-11所示。 图 1-11 例1-1的卡诺图 试化简逻辑函数  为最简或与式， 并用与或非门实现电路。  解：  ① 画出F的卡诺图如图1-17(a)所示。 是约束条件，在卡诺图中相应的位置填×。  ② 圈0求得 F 的最简与或式。 ③ 将函数F变换为最简与或非式。 ④ 画出逻辑电路，如图1-17(b)所示。 图 1-17 例1-7的卡诺图 返回 返回 Y1= ； Y2= ； Y3= ； Y4= 。 2-1.分别写出如图1 所示电路中各输出函数的表达式： Y1= ； Y2= ； Y3= ； Y4= 。 .分析下图的逻辑功能, 写出逻辑函数式, 列出真值表, 指出电路完成什么逻辑功能。 返回 写出图电路中 的逻辑函数式,并化简为最简与或表达式。Tl042为4-10线译码器 返回 返回 写出下图电路的输出函数F的最简与或表达式，列出真值表；并用4-1数据选择器及必要的门电路重新实现之。 试用3线－8线译码器74138 和门电路产生如下多输出逻辑函数: 试用四选一数据选择器产生逻辑函数 设计一个四舍五入判别电路。输入为一组4位8421BCD码I3I2I1I0；当I3I2I1I0≥0101时，输出F为1，否则为0。 1.试用4-1数据选择器及必要的门电路 2.试用最少的门电路实现 S1 S0 D3 D2 D1 D0 Y 4-1MUX 试利用一片二-十进制译码器接成一位全减器(即一位带借位的二进制减法电路)。可以附加必要的门电路。 画出图电路的Q1、Q2端在输入信号Rd、CP作用下的时序图。 试画出在CP脉冲、D、RD作用下，图中触发器 Q1、Q2端的波形 分析如图所示时序逻辑电路的功能，写出驱动方程、状态方程， 画出状态图和时序图，并说明电路能否自启动(设初始状态均为零)。 分析如图所示移位寄存器型计数器的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 在图示电路中，Ra、Rb、R1、R2分别为四个4位移位寄存器，其移位方向如图示为右移，设Ra、Rb内已存有二进制数码（见图），则在第四个CP脉冲作用后，移位寄存器R1中的数码为 ，R2中的数码为 ； 试分析图 示电路的功能。 解：该电路是由移存器74LS194和 8 选 1 数据选择器组成的Moore型同步时序电路，X为外部输入，Z为外输出。 ① 求激励方程和输出方程。 ② 列态序表。 由激励方程可知，S1S0=10，故74LS194一直进行左移操作，由于状态变化会使SL变化，从而又使状态更新， 于是可列出X=0、X=1的态序表如表 7-25 所示。 ③ 分析功能。 由表7-25可见，该电路为可控序列码发生器，当X=0时产生 1001011 序列，当X=1 时，产生 1010011 序列。 试分析如图计数器的分频比〔即Y与CP的频率之比〕。