数字电路课件03.ppt

3.5.2 通用译码器集成电路 74138 带使能端3线—8线译码器 逻辑图 引脚图 74138功能表 ③ S1S2S3=001,电路工作;否则,电路禁止工作,电路输出均为1。 ② 电路输出低电平有效; 74138特性： ①74138的逻辑表达式为： 3.5.3 数据分配器 数据分配是将一个数据源输入的数据根据需要送到 不同的输出端上去，实现数据分配功能的逻辑电路称为 数据分配器。分配器又叫多路复用器。 数据分配器一般用带使能控制端的二进制译码器实现。 74138输出表达式： 分配器输出表达式： 1. 译码器实现组合逻辑函数 原理: 二进制译码器能产生输入信号的全部最小项,而 所有组合逻辑函数均可写成最小项之和的形式. 例 试用3线– 8线译码器和逻辑门实现下列函数 F(Q,X,P)=Σm (0，1，4，6，7） =ΠM（2，3，5） 3.5.4 译码器应用举例 解题的几种方法： ① 利用高电平输出有效的译码器和或门。 F(Q,X,P)=m0+m1+m4+m6+m7 ② 利用低电平输出有效的译码器和与非门。 F(Q,X,P)=m0m1m4m6m7 0 1 2 3 4 5 6 7 A B C P X Q 高位 ≥1 F（Q，X，P） 0 1 2 3 4 5 6 7 A B C P X Q 高位 F（Q，X，P） F(Q,X,P)=m0+m1+m4+m6+m7 F(Q,X,P)=m0m1m4m6m7 ③ 利用高电平输出有效的译码器和或非门。 F(Q,X,P)=m2+m3+m5 0 1 2 3 4 5 6 7 A B C P X Q 高位 ≥1 F（Q，X，P） F(Q,X,P)=m2+m3+m5 0 1 2 3 4 5 6 7 A B C P X Q 高位 F（Q，X，P） F(Q,X,P)=m2m3m5 ③ 利用低电平输出有效的译码器和与门。 F(Q,X,P)=m2m3m5 功能: 从多路输入数据中选择其中的一路送至输出端. 数据选择器简称MUX,数据选择器的数据输入端数称为 通道数. 3.6 数据选择器 数据选择器功能示意图: 选择信号 （地址码）输入 数据输入 数据输出 3.6.1 数据选择器的电路结构 以四选一数据选择器为例讨论 功能表 A1 A0 Y 0 0 D0 0 1 D1 0 D2 1 1 D3 输出函数表达式: Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3 Y=ΣmiDi i=0 3 地址 数据 输出 ≥1 1 A0 A1 D0 D1 D2 D3 Y 1 电路图： 数据选择器通道扩展：由四选一数据选择器组成 十六选一数据选择器的例子 Z Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 Y A1 A0 D0 D1 D2 D3 A1 A0 A3 A2 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13I14 I15 3.6.2 通用数据选择器集成电路 输入数 TTL CMOS(数字) CMOS(模拟) ECL 16 74150 4515 4067 2×8 74451 4096 8 74151 4512 4051 10164 4×4 74453 2×4 74153 4539 4052 10174 8×2 74604 4×2 74157 4519 10159 常用MUX集成电路 数据选择器的逻辑符号及输入选通端: 以双四选一MUX74153和MUX74HC4539说明之。 第3章 组合逻辑电路 组合逻辑电路: 电路在任一时刻的输出状态仅由该时刻的输入信号决定,与电路在此信号输入之前的状态无关. 3.2 组合逻辑电路的分析 3.2.1 分析方法 分析步骤: (1) 根据逻辑