EDA技术及其应用课件作者潘松第2章节QuartusII设计向导.pptVIP

EDA技术及其应用 第2章 QuartusII设计向导 2.1 原理图输入设计方法的特点 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.3 引脚设置和下载 2.4 层次化设计 2.4 层次化设计 2.4 层次化设计 2.4 层次化设计 2.4 层次化设计 2.4 层次化设计 2.4 层次化设计 2.5 8位十进制频率计设计 2.5 8位十进制频率计设计 2.5 8位十进制频率计设计 2.5 8位十进制频率计设计 2.5 8位十进制频率计设计 习 题 习 题 习 题 习 题 实验与实践 实验与实践 实验与实践 实验与实践 2.3.2 配置文件下载 图2-29加入编程下载方式 （2）设置编程器。 2.3.2 配置文件下载 图2-30 双击选中的编程方式名 （2）设置编程器。 （3）硬件测试。 2.3.3 AS模式直接编程配置器件 图2-31 ByteBlaster?II接口AS模式编程窗口 1．选择编程模式和编程目标文件 2．选择接插模式 3．AS模式编程下载 2.3.4 JTAG间接模式编程配置器件 图2-32 选择目标器件EP2C8 1．将SOF文件转化为JTAG间接配置文件 2.3.4 JTAG间接模式编程配置器件 图2-33 选定SOF文件后，选择文件压缩 1．将SOF文件转化为JTAG间接配置文件 2.3.4 JTAG间接模式编程配置器件 图2-34 用JTAG模式对配置器件EPCS1进行间接编程 2．下载JTAG间接配置文件 2.3.5 USB Blaster编程配置器件使用方法 图2-35 安装USB驱动程序 2.3.5 USB Blaster编程配置器件使用方法 图2-36 设置JTAG硬件功能 2.4.1 8位十进制计数器的设计 图2-37 将原理图设计生成一个底层的单独元件（Symbol） 1. 构建元件符号 2.4.1 8位十进制计数器的设计 图2-38 从当前工程路径中调入元件CNT10 2. 构建顶层文件 2.4.1 8位十进制计数器的设计 图2-39 两位十进制频率计顶层设计原理图文件 2. 构建顶层文件 图2-39 两位十进制频率计顶层设计原理图文件 3. 功能分析 图2-41 74374真值表 2.4.1 8位十进制计数器的设计 图2-42 图2-39的仿真激励波形图，或称矢量波形文件 4. 全程编译 5. 时序仿真 图2-43 图2-39的仿真波形图（enb不同脉宽） 图2-44 图2-39的仿真波形图（enb相同脉宽） 2.4.2 硬件测试与实验 图2-45 将引脚nCEO设定为I/O口 2.5.1 时序控制器设计 图2-46 频率计测频时序控制器电路 2.5.1 时序控制器设计 图2-48 74154真值表 图2-47 7493真值表 2.5.1 时序控制器设计 图2-49 图2-46电路的仿真波形 2.5.2 顶层电路设计与测试 图2-50 测频时序控制电路图5-54 频率计顶层电路原理图 2.5.2 顶层电路设计与测试 图2-51 测频时序控制电路工作波形图5-55 频率计工作