可编程逻辑器件设计项目教程课件作者高锐项目四.pptVIP

项目四 数字钟综合设计  项目描述 项目分析 1、系统分频模块设计 2、功能选择模块设计 2、功能选择模块设计 选择Creata a new custom megafunction variation 定制一个新模块，单击Next按钮 常用时序逻辑电路设计实例—1、寄存器 例4-1 调用可参数化宏模块设计8位异步清零数码寄存器 二、任务四学习指导 新建jicunqi工程项目，并在原理图编辑界面下，选择菜单Tools→Mega Wizard Plug-In Manager。 选择 选择 选择 单击 输入设计文件存放的路径和文件名 单击 常用时序逻辑电路设计实例—1、寄存器 例4-1 调用可参数化宏模块设计8位异步清零数码寄存器 选择使用触发器数量为8 选择触发器类型为D触发器 单击 选中Clear，设定异步清零功能 单击 常用时序逻辑电路设计实例—1、寄存器 例4-1 调用可参数化宏模块设计8位异步清零数码寄存器 单击 选中产生网络列表 选择所要产生的文件类型，然后单击Finish按钮，完成jicunqi.vhd文件的建立 常用时序逻辑电路设计实例—1、寄存器 例4-1 调用可参数化宏模块设计8位异步清零数码寄存器 将生成的jicunqi.vhd设置成工程，编译通过后可以像调用普通元件一样进行调用 功能仿真波形 常用时序逻辑电路设计实例—1、寄存器 例4