数字电路中状态化简新方法探析.docVIP

 PAGE \* MERGEFORMAT 6 数字电路中状态化简新方法探析 　　摘 要 在现有的同步时序逻辑电路状态化简常用方法的基础上，提出一种状态化简方法——等效状态替换法。通过对多个实例中状态进行化简，得到与隐含表法状态化简相同的结果，且化简过程更加简单，化简方法更容易被学生接受和掌握。 关键词 状态化简；同步时序逻辑电路 中图分类号：TP331.1 文献标识码：B 文章编号：1671-489X（2014）02-0049-02 同步时序逻辑电路设计主要任务是能根据提出的电路功能要求，力求用较少的逻辑门和触发器实现预定的逻辑功能并设计出较简的逻辑电路来。但是，在建立原始状态表和原始状态图时，主要考虑的是如何清晰、正确地反映设计意图，并没有刻意追求如何使图、表中包含的状态数最少。因此，在设计具体电路时，对原始状态图和状态表中存在的多余状态应设法消去或合并，即所谓的状态化简。简化后的状态表应既能正确描述给定逻辑功能，又能使所包含状态数目最少，所选用的寄存器数目最少。状态化简的关键技术就是如何快速、准确地找到等效状态，状态化简的结果包含状态数目最少的状态表——最小状态表。 1 与状态化简相关的几个概念 等效状态（等效对） 假设状态SA和SB是原始状态表中完全确定的两个状态，如果对于所有可能的输入序列，分别从这两个状态出发，所得到的输出响应序列完全相同，则称这两个状态为等效状态（等效对），记作（SA，AB）。从等效状态的定义，可归纳出两个状态为等效状态的判定条件。 1）输入相同，输出相同。 2）次态满足下列条件之一：①状态相同；②次态交错或为各自的现态；③次态循环或为等效对。 最大等效类 最大等效类是指不被任何别的等效类所包含的等效类，也就是说如果一个等效类不是任何其他等效类的子集，则该等效类是最大等效类。状态化简的过程就是从原始状态表中找出所有的最大等效类，并将每个最大等效类中的状态合并为一个新的状态，从而得到最小状态表。 2 状态化简的常用方法 1）观察法化简在状态较少时，可通过定义直接找出等效类进行化简。学生较容易掌握，在此不作讨论。 2）利用隐含表进行化简。隐含表是一个等腰直角三角形阶梯网格，横向和纵向的网格数相同，等于原始状态表中的状态数减1。隐含表的横向从左到右按原始状态表中依次标上1～（n-1）个状态名，纵向自上到下依次标上2～n个状态名，方格代表一个状态对。其一般步骤可用图1表示。 ①构建隐含表：按隐含表的构建方法构建隐含表。 ②寻找等效对：对照原始状态表依次对隐含表中的每一个状态对进行逐一检查和比较，并按等价对的判定方法找出所有明确的等价对，在相应方格中标记“√”；对明确不等效的状态对在相应方格标记“×”；不能确定，需等其他状态对是否等效后才可得到结果的，在相应方格填上相关的状态对。 ③求最大等效类：在经过以上步骤后，所有的等效对均已找出，利用等效状态的可传递性，求出各最大等效类。 ④作最小状态表：将每个最大等效类中的全部状态合并为一个状态，并以一个新的状态符号标记，此时作出的状态表即为最小状态表。 3 本文提出的替换法化简 为了能说明本文方法的化简过程，下面以几个具体实例进行说明。 例1：假设有A、B、C、D、E、F、G完全确定的7个状态，其原始状态表如表1所示，对原始状态进行化简。 1）寻找等效对。顺序比较：对原始状态表逐一进行顺序比较。先比较输出相同，再找次态相同、次态交错的情况。可发现状态C与状态F满足此条件，故根据等效状态的判定条件可知C与F等效，记为（C，F）。 2）等效替换。将原始状态表中的状态F全部由第二步得到的等效对中的C代替，并将F行去掉，可得到替代后的状态表如表2所示。 对表2的状态进行顺序比较，并根据等效状态的判定条件可发现：A与B等效，记为（A，B）。同理状态B由A替代，去掉B行，可得替代后的状态表如表3所示。 用同样的方法得出：A与E等效，记（A，E）。并将状态E用状态A替代，结果如表4所示。 3）求出最大等效类。经过以上步骤后，由于等效状态具有传递性，因此，所寻找到的最大等效类为{A，B，E}、{C，F}、{D}、{G}，分别用新的字母a、b、c、d表示，并对表4所示状态表中的状态作相应替代，即可得到化简后的最小状态表，如表5所示。 例2：假设有A、B、C、D、E、F、G、H完全确定的8个状态，其原始状态表如表6所示，对原始状态进行化简。 1）寻找等效对。顺序比较：对原始状态表逐一进行顺序比较。先比较输出相同，再找次态相同或次态交错的情况，可发现状态A与状态F满足此条件，故根据等效状态的判定条件可知A与F等效