第三章修改090107.docVIP

第三章 可编程器件应用实验与课程设计 3.1 EDA工具的使用 3.1.1 QuartusII软件的使用 Quartus II是Altera公司推出的CPLD/FPGA开发工具，Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；芯片（电路）平面布局连线编辑；LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析；支持软件源文件的添加和创建，并将它们链接起来生成编程文件；使用组合编译方式可一次完成整体设计流程；自动定位编译错误；高效的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。 本小结将以四位二进制加法计数器为例来介绍QuartusII的使用方法，实验中用到实验箱为GW48-PK2，关于GW48-PK2的使用请参看参考文献。用QuartusII设计一个四位二进制加法计数器的具体步骤如下： 一、创建工程和编辑设计文件 首先应该建立好工作库目录。此例中设立文件夹为：E:\vtest\count4 ，作为工作库，以便将设计过程中的相关文件存储在此。任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。注意，文件夹不能用中文。 在建立了文件夹后就可以进行创建工程和编辑设计文件的工作了，具体步骤如下： 图3-1工程路径设置对话框 （1）创建工程，利用“New Preject Wizard”创建此设计工程。选择菜单“File”(“New Preject Wizard”，点击Next，即可弹出工程设置对话框（图3-1）。点击此框最上一栏右侧的按钮“…”，设置工程路径，找到文件夹E:\vtest\count4；填写工程名和顶层文件名称后，点击Next按钮进行一步。 （2）添加设计源程序。如果己有源程序，可以在此加入到工程中，如果没有选Next进行下一步。 图3-2添加设计文件对话框 （3）选择目标芯片。首先在“Family”栏选芯片系列，在此选“ACEX1K”系列，选择此系列的具体芯片：EP1K30TC144-3（图3-3）。 图3-3选定目标器件对话框 （4）选择仿真器和综合器类型。点击图3-3的“Next”按钮，这时弹出的窗是选择仿真器和综合器类型的，如果都是选默认的“NONE”，表示都选QuartusII中自带的仿真器和综合器，因此，在此都选默认项“NONE”（图3-4）。 图3-4设置综合器、仿真器、时序分析器类型对话框 （5）结束设置。点击图3-4中的Next后，弹出工程设置统计窗口，列出此项工程的相关设置情况。最后按键“Finish”。 （6）在Quartus中编辑源程序，并保存。选择菜单“File-New…”，在New窗中选择编译文件的语言类型，这里选“VHDL File”（如图3-5所示）。然后在VHDL文本编译窗中键入如图3-6所示的VHDL程序，将其存盘为count4.vhd。 图3-5选择编辑文件的语言类型 图3-6编辑输入设计文件 二、编译前设置 在对工程进行编译处理前，必须作好必要的设置。具体步骤如下： （1）选择目标芯片。如果在“New Preject Wizard”中没有进行目标芯片的设置，也可以这样来进行目标芯片的选择：选择“Assignmemts-Device…”，在弹出的对话框中选择Device。 图3-7 设置目标器件 （2）选择目标器件编程配置方式。由图3-8中的按钮“Device and Pin Options”进入选择窗，首先选择“Configuration”项，在此框的下方有相应的说明，在此可选Configuration方式为Active Serial，这种方式指对专用配置器件进行配置用的编程方式，而PC机对此FPGA的直接配置方式都是JTAG方式。在“Configuration device”项，选择配置器，如果电路中没有配置器件，可选择Auto（根据实验系统上目标器件配置的EPCS芯片决定如图3-8所示）。 图3-8选择配置器件和配置方式 （3）对未使用引脚进行设置。在图3-8窗的“Unused Pins”窗， 对未使用引脚设置。具体设置，可根据电路板的情况而定。 图3-9未使用引脚的设置 三、编译 选择Proce