QuartusII软件及应用.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
QuartusII软件及应用

第3章 QuartusII软件及应用 Altera公司最新版本的EDA开发软件,支持新器件,支持百万门级的设计,具有更强的设计能力和更快的编译速度。 QuartusII开发软件为可编程片上系统(SOPC)设计提供了一个完整的设计环境。无论是使用个人电脑、NUIX或Linux工作站,QuartusII都提供了方便设计、快速编译处理以及编程功能。 QuartusII3.0支持Altera公司的各种可编程逻辑器件,包括:ACEX、APEX、ARM-based Excalibur、Cyclone、 FLEX、HardCopy?Stratix、 MAX、Mercury和Stratix等系列。 3.1.1 QuartusII3.0支持的第三方工具 1. 综合工具 Mentor Graphics? LeonardoSpectrum?-Altera? version 2002f * Mentor Graphics LeonardoSpectrum version 2003b * Synopsys? Design Compiler version 2002.02 Synopsys FPGA Compiler II version 3.7 * Synopsys Precision RTL Synthesis version 2003b * Synplicity Synplify and Synplify Pro version 7.3 * Aplus Design Technologies (ADT) PALACE version 2.3 * 2. 校验工具 Cadence NC-Verilog version 5.0 * Cadence NC-VHDL version 5.0 * Cadence Verilog-XL version 3.3 Model Technology? ModelSim? version 5.7c * Model Technology ModelSim-Altera version 5.6a * Mentor Graphics BLAST version 1.2.2 Mentor Graphics Tau version 2.2 Synopsys PrimeTime version 2000.05 * Synopsys Scirocco version 2000.12 * Synopsys VSS version 2000.05 Synopsys VCS version 7.0 Verplex Conformal LEC version 3.4.0.a 3.2 QuartusII使用流程 设计输入、设计处理、波形仿真和器件编程 2. 输入原理图文件 QuartusII提供了模块编辑器,通过模块编辑器可以建立、编辑和保存原理图文件。打开模块编辑器的方法是选择菜单File\New…中Block Diagram/Schematic File,进入编辑状态。 3. 输入文本文件 (1)新建VHDL文本文件 ① 在QuartusII管理器界面中选择菜单File\New...,或单击新建文件图标,出现New对话框,选择VHDL File ,点击ok按钮,打开文本编辑器。 ② 选择菜单File\Save或单击保存文件图标,保存文件。 在QuartusII中,VHDL文件扩展名为.vhd,AHDL文件扩展名为.tdf,Verilog HDL文件扩展名为.v。 (2)编辑VHDL文本文件 通过模板提高VHDL文本文件的效率,避免语法错误。例如用VHDL模板设计一个16进制计数器的文本文件。 ① 选择菜单Edit\Insert Template…, 打开Insert Template对话框,在Show Syntax of栏中选择VHDL,在Template section栏中显示出所有VHDL的程序模板。 ② 在VHDL模板中选择Full Design: Couter,对话框下面会出现计数器模板程序的预览。这是一个带清零、使能和置位端的计数器模板。点击OK,模板程序出现在文本编辑器中,其中兰色的大写字母是关键字,绿色字母为注释语句。 ③ 根据设计要求,对模板中的文件名、信号名、变量名等内容进行修改,并去掉清零和置位端。 4. 添加或删除与当前项目有关的文件 选择菜单Project\Add/Remove Files in Project…,或用鼠标右键单击项目名,选择Settings,也可以直接选择菜单Assignments\Settings…,打开Settings对话框。 3.2.3 波形仿真 仿真模式: 功能仿真(Functional):又称前仿真,是在不考虑器件延时的理想情况下

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档