输出低电平UOL.PPTVIP

★ TTL与非门的电路结构与电压传输特性 ★ TTL与非门的主要参数 ★ OC门、TSL门的电路结构与应用 TTL与非门的典型电路结构 输入级 中间放大 输出级 由一个多发射极晶体管V1和电阻R1组成，相当于一个与门 由晶体管V2、电阻R2、R3组成，起倒相作用，在V2的集电极和发射极各提一个电压信号，两者相位相反，供给维拉式结构的输出级 由晶体管V3、V4、V5和电阻R4、R5组成推拉式结构的输出电路，其作用是实现反相，为降低输出电阻，提高负载能力 TTL反相器电压传输特性 电压传输特性描述了输出电压与输入电压的函数关系 UI：加在多射极晶体管T1发射极的输入电压 UO：输出电压 电压传输特性 即 UO=f(UI) ＊AB段（高电平段） ＊BC段（下降段） ＊CD段（转折段） ＊DE段（低电平段） 当uI ≤0.5V时，uo=3.6V。这是特性曲线的截止区 0.5V≤uI≤1.3V时，输出电压uo随uI的增大从高电平线性下降 1.4VuI1.3V时，输出电压uo急剧下降。 阈值电压 uI1.4V,输出电压uo=0.3V 为保证输出为标准高电平时，允许输入低电平的最大值称为关门电平，以UOFF表示。UOFF≈1V。只有当uIUOFF时与非门才关闭，输出高点平 为保证输出为标准低电平（0.3V），允许输入高电平的最小值称为开门电平，以UON表示。UON≈1.5V。只有当uIUON时与非门才开通，输出低电平 集成与非门的主要参数 ☆ 输出高电平UOH ☆ 阈值电压UT ☆ 输入低电平电流IIL ☆ 输入高电平电流IOH ☆ 输出低电平电流IIH ☆ 输出低电平UOL ☆ 输出高电平电流I ☆ 扇出系数N ☆ 平均传输延迟时间tpd 输出高电平UOH UOH是指与非门输入端至少有一个为低电平时的输出电压值 规定UOH≥3.4V其最小值为2.4V，小于该值不再视为高电平，这一规定是在TTL电路中所加电源为+5V时确定的 输出低电平UOL UOL是指与非门输入端全为高电平时的输出电压值，一般规定U≤0.4V。U0.4V,输出不再视为低电平 阈值电压UT UT也称为门槛电压，它是在特性曲线上为输入信号规定的一个特殊的区分高电平和低电平界限的电压值。UT≈1.4V 当uIUT时，输出为低电平，即uO为0 当uIUT时，输出为高电平，即uO为1 输入低电平电流IIL 输入为低电平时，流入输入端的电流。典型值为-1.4Ma,“-”号表示实际电流是流出输入端 输入高电平电流IIT 输入为高电平时，流入输入端的电流， 一般为数十微安 输出低电平电流IIH 集成与非门的主要参数 输出为低电平时，由负载流入输出端的电流，称为灌电流，这时带的负载为灌电流负载 IOL(max)为IOL的极限值，一般为十几微安 当IOLIOL(max)时uO0.4V,输出不再是低电平 输出高电平电流I 输出为高电平时，流出输出端的电流，称为拉电流，这时所带的负载为拉电流负载 IOH(max)为IOH的极限值，一般为几毫安 当IOHIOH(max)时，输出不再是高电平 扇出系数N N是指与非门的负载能力，即与非门输出能够带动同类门的最大数目。 由负载参量可知，集成与非门的负载能力是有一定限制的，一般N≤10 平均传输延迟时间tpd 在实际逻辑电路中，一级门的输出往往就是下级门的输入。 由于晶体管的接通时间tpd和关闭时间toff均不为0，也就是说它们的导通、截止过程都需要一定的时间，所以当TTL反相器的输入信号发生变化时，它的输出不能立即变化，而存在一定的延迟时间 集成与非门的主要参数 ★输出波形下降沿的50%处（A点）与输入波形上沿的50%处（A点）的时间间隔称为导通延迟时间tPHL ★输出波形上升沿的50%处（B点）与输入波形下沿的50%处（B点）的时间间隔称为截止延迟时间tPLH ★ tPHL与tPLH的平均值称为平均传输延迟时间tpd（简称传输延迟），即????它是衡量门电路开关速度的一个重要指标。典型TTL反相器的tpd约为3~10ns OC门、TSL门电路结构与应用 OC门工作原理 ——当输入人A、B都为高电平时，T2和T5饱和导通，输出低电平 ——当输入A、B中有低电平时，T2和T5截止， 输出高电平。因此，OC门具有与非功能 烟台汽车工程职业学院 应用举例 （1）带动负载电压高于5伏的负载 对于负载电压高于5V的负载，普通与非门无法直接驱动，OC门可以发挥其作用驱动负载。 0 1 0 0 1 1 0 1 1 0 （2）实现线与 与非门是以非门做输出