CPLD相关.pptVIP

可编程器件PLD 可编程逻辑器件原理 电路图输入 示例 可编程逻辑器件的发展历程 可编程逻辑器件分类 可编程器件概述 简单PLD原理 简单PLD原理 PROM的逻辑阵列结构 简单PLD原理 简单PLD原理 用PROM完成半加器逻辑阵列 简单PLD原理 PLA逻辑阵列示意图 CPLD结构与工作原理 CPLD是在PAL、GAL的基础上发展起来的阵列型PLD 具有高密度、高速度的优点 CPLD包括三大部分 可编程I/O单元 可编程阵列块（宏单元） 可编程内部连线（PIA） 可编程I/O单元 目前大多数CPLD的I/O单元被设计为可编程模式，即通过软件的灵活配置，可适应不同的电器标准与I/O物理特性；可以调整匹配阻抗特性，上下拉电阻；可以调整输出驱动电流的大小等。 CPLD的I/O单元应用范围局限性较大，I/O的性能和复杂度与FPGA相比有一定的差距，支撑的I/O标准较少，频率也较低 基本逻辑单元 CPLD中基本逻辑单元是宏单元。所谓宏单元就是由一些与、或阵列加上触发器构成的，其中“与或”阵列完成组合逻辑功能，触发器用以完成时序逻辑。 与CPLD基本逻辑单元相关的另外一个重要概念是乘积项。所谓乘积项就是宏单元中与阵列的输出，其数量标志了CPLD容量。乘积项阵列实际上就是一个“与或”阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑，在“与”阵列后一般还有一个“或”阵列，