数字电子技术课件曾令琴_5时序逻辑电路m.pptVIP

5.1 时序逻辑电路的分析和设计思路 5.2 集成计数器 5.3 寄存器 5.4 555定时器 时序逻辑电路与组合逻辑电路并驾齐驱，是数字电路两 大重要分支之一。时序逻辑电路的显著特点是：电路任何 一个时刻的输出状态不仅取决于当时的输入信号，还与电 路原来的状态有关。因此，时序电路必须含有具有记忆功 能的存储器件。 5.1 时序逻辑电路的分析和设计思路 在数字电路中，凡任何时刻电路的稳态输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态者，都可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说是它的逻辑功能特点。 5.1.1 时序逻辑电路概述 时序逻辑电路的结构组成可以用图示的方框图来表示。图中X代表外部输入信号，Z代表输出信号，W代表存储电路的输入信号，Q代表存储电路的输出信号，同时也是组合逻辑电路的部分输入。 从电路框图来看，时序逻辑电路均包含作为存储单元的触发器。事实上，时序电路中可以没有组合逻辑电路，但不能没有触发器。时序逻辑电路的状态，就是依靠触发器记忆和表示的。 X Z Q W 时序逻辑电路的种类繁多，在科研、生产、生活中完成各种各样操作的例子也是千变万化、不胜枚举。通常时序逻辑电路的类型有： （1）按功能可划分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。 （2）按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。 （3）按输出信号的特性又可分为米莱型和莫尔型。 （4）按能否编程又有可编程和不可编程时序电路之分。 （5）按集成度的不同还可分为小规模（SSI）、中规模（MSI）、大规模（LSI）和超大规模（VLSI）之别。 （6）按使用的开关元件类型可分有TTL型和CMOS型。 由时序逻辑电路的结构框图可以看出，各输入、输出信 号之间存在着一定的关系，这些关系可以用一些方程式加 以描述： 描述时序逻辑电路的逻辑功能，通常上述输出方程、驱动方程和次态方程三个基本方程。 为了能把在一系列时钟脉冲操作下的电路状态转换形象、直观地描述出来，常用的方法是第6章讲述的状态转换真值表、状态转换图、时序图和激励表等。这些方法我们将在对时序逻辑电路的分析过程中，更加具体地加以阐明。 5.1.2 时序逻辑电路的功能描述 分析电路类型 时序逻辑电路中如果除CP时钟脉冲外，无其它输入信 号，就属于莫尔型，若有其它输入信号时为米莱型；各位 触发器的时钟脉冲共用同一个CP脉冲时称同步时序逻辑电 路，若不是用同一个CP作为脉冲触发则称为异步时序逻辑 电路。显然，此电路是莫尔型异步时序逻辑电路。 5.1.3 时序逻辑电路的基本分析方法 以图示3个T触发器构成的时序逻辑电路为例，讨论其分 析方法和步骤： 写出电路相应方程式： 对莫尔型电路来讲，只需写出时钟方程、驱动方程和次 态方程即可。 (1) 驱动方程： (2) 次态方程： (3) 时钟方程： 把驱动方程代入次态方程可得 电路工作之前都要清零，让三位触发器均处于“0”态时开始 计数。由所得次态方程可知，各位触发器每来一次计数脉冲 状态都要翻转一次，其工作情况可用时序波形图来描述： CP Q0 Q1 Q2 实现了二分频 实现了四分频 实现了八分频 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 电路情况显然是从三位二进制数000计至111，共计8次完成一个循环，因此电路是“模8”计数器。 无论是时序波形图还是状态转 换真值表，都反映了该计数器是 从状态000开始计数，每来一个 计数脉冲，二进制数值便加1， 输入第8个计数脉冲时计满归零。 作为整体，该电路可称为模8加 计数器 、或八进制加计数器。 作状态转换真值表 异步计数器总是用低位输出推动相邻高位触发器，因此3个触发器的状态只能依次翻转，不能同步。异步计数器结构简单，但计数速度较慢。 作状态转换图 表示各位触发器输出数字的排序 各位触发器输出二进制数的顺序称为有效循环体 从状态转换图中又可直观地看到计数器计数的顺序及“模” 数。由于该计数器循环体中的8个二进制数就是三位触发器 输出组合的全部，因此在计数开始前不清零就工作时，也 可以由任何一个状态进入有效循环体。我们把这种能够在 启动后自动进入有效循环体的能力称为自启动能力。如果 计数器启动后状态不能自行够进入有效循环体，则称为不 具有自启动能力。 图示同步十进制计数器由四位JK触发器及四个与门所构 成。首先由电路结构写出各位触发器的驱动方程和次态方 程如下： 驱动方程 次态方程 由次态方程可写出同步十进制计数器的状态转换真值表： C