微型计算机原理与接口技术-电子教案-何超第二章节微处理器第2节.pptVIP

（16）HLDA（ ）：输出/双向。 最大模式下该引脚的功能为 。其功能和 是一样的，只不过 的优先权低于。 （17）( / )：输出/三态。最大模式下引脚功能为 ，低电平时，阻止8086在执行指令过程中失掉系统总线控制权。当8086执行LOCK前缀指令时， 信号输出为低。 3．8086CPU的引脚信号 8086CPU采用双列直插式的封装形式，具有40条引脚，它采用分时复用的地址/数据总线，有一部分引脚具有双重功能，在不同时钟周期内，引脚的作用不同。 右图2-5 为 8086的引脚信号（括号中为最大模式下的名称） 图2-5 8086的引脚信号（括号中为最大模式下的名称） 两种模式下定义相同的引脚信号： （1）AD0~AD15(Address Data Bus)：双向/三态。这16条线是多路转换的地址/数据总线的复用引脚。在一个总线周期的第一个时钟周期里，这些引脚表示地址的低16位。在其他的时钟周期，这些引脚都用作数据总线。当8086执行中断响应周期或者“保持响应”周期时，这些线处在高阻状态。 （2）A16/S3 ～A19/S6 (Address/Status)：输出三态。4条地址/状态复用引脚，在一条指令执行的第一个时钟周期内用作地址线，其余时钟周期输出状态信息。 （3） /S7（Bus High Enable/Status）：输出/三态。 在一条指令执行的第一个时钟周期用作高8位数据有效信号 。在读、写以及中断响应的时序中，若 为低电平，在数据总线的高8位上有数据传送。若 为高电平，在数据总线的低8位AD0～AD7上有数据传送，用AD0指出低8位数据总线上数据有效。该信号与A0信号一起，产生存储器的选择逻辑信号。在其他的时钟周期，这条引脚用来输出S7的信息，S7实际没有定义， /S7 将维持其第一周期的输出电平。 （4） ：输出/三态。 当CPU从存储单元或输入/输出设备读出数据时， 信号为低。由M/ 引线指明所访问的是存储器还是I/O设备。M/ 为高，读存储器，否则读I/O端口。 （5）READY：输入。存储器或输入/输出设备利用这一信号表明它已准备就绪，可以完成数据传送操作。如果READY输入与时钟同步且READY输入在某个合适的时间（时钟周期T3之前）为低电平，则8086将插入TW时钟周期而处于“等待”状态，一直到READY电平升高为止。 （6）： 输入。只有8086的WAIT指令才使用它，在执行WAIT指令时，8086将停止操作，处于等待状态，直到 输入电平变低才结束WAIT指令。 （7）INTR：输入。可屏蔽中断请求信号，CPU在每条指令执行的最后一个时钟周期将采样这个信号。如果允许中断位IF为1，而且INTR为高，则8086将进入一个中断响应的时序，并且转移到相应的中断服务程序中，否则执行下一条指令。INTR是高电平触发的输入信号。 （8）NMI：输入。不可屏蔽中断请求信号，它是上升沿触发的输入信号。如果NMI从低电平变高，则8086将完成当前指令的执行，然后把控制转移到不可屏蔽中断服务程序。 不可屏蔽中断服务程序的地址放在存储单元00008H起的四个字节中。对于这种中断，IF标志位是不能禁止的。 （9）RESET：输入。系统复位信号，由8284时钟发生器同步后送给CPU，加电源时，RESET高电平信号至少要持续50ms。当RESET回到低电平时，CPU复位完毕将处于以下状况： ● 标志寄存器置成0000H，其结果为禁止中断和禁止单步方式； ● DS，SS，ES和IP寄存器复位到0000H； ● CS寄存器置成FFFFH，指令队列空。 复位信号消失后，程序从CS×16+IP=FFFF0H存储器单元开始执行，通常在该单元放置一条转移指令，转到引导程序入口。复位时，所有的三态输出总线变为高阻状态，ALE、HLDA、QS0、QS1等引脚信号降为低电平， 、 等引脚信号上升为高电平。 最大模式和最小模式下有不同意义的引脚信号（括号内为最大模式下意义）。 （10） ：输出/三态。最小模式下，它的功能为 。 （Data Enable）用来控制8286总线缓冲器，即允许缓冲器工作；如果是最大模式，则该引脚用来和 及 一起提供状态信息，状态信息提供给总线控制器8288。 （1