十进制计数与显示电路设计方案与仿真.docVIP

皖 西 学 院 课程设计报告 系 别： 专 业： 学 生 姓 名： 学 号： 课程设计题目： 十进制计数与显示电路设计与仿真 起 迄 日 期: 课程设计地点: 指 导 教 师: 完成日期: 2009年 11月20日 目 录 一．设计目的和设计内容 1.1设计目的 1.2设计要求 二．设计原理 2.1计数器 2.2集成计时器 2.3 常用计时器原理 2.4显示与译码 2.5 VHDL计数器 三.设计方案 3.1备选方案 3.2设计方案 3.3仿真软件的选择 四.仿真分析和体会 五.致谢 六.参考资料 摘要:计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是减1计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。关于十进制计数器的设计方法 二．设计原理 1.计数器 计数器是数字系统中用的较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频,定时，产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器，分频器，指令计数器等都要使用计数器。计数器的种类很多。按时序脉冲输入方式的不同，可分为同步计数器和异步计数器；按进位体制不同可以分为二进制计数器和非二进制计数器；按计数器的数字增减趋势的不同，可分为加法计数器，减法计数器和可逆计数器。 同步计数器是指计数器内所有的触发器共同使用同一个输入的时钟脉冲信号，在同一个时刻翻转，有计数速度快的特点。 异步计数器是指计数器内各触发器的输入时钟信号的来源不同，各电路的翻转时刻也不一样，因此计数速度较慢 在非二进制计数器中，最常用的是十进制计数器，其他进制计数器习惯上称为任意进制计数器。非二进制计数器也有异步和同步，加减和可逆计数器的各种类型。 2.集成计数器 集成计数器在一些简单小型数字系统中仍被广泛有用，因为他们 具有体积小，功耗低，功能灵活等优点。 集成计数器的类型很多，表1列举了若干集成计数器产品。表1 几种集成计数器 CP脉冲引入方式 型号 计数模式 清零方式 预置数方式 同步 74161 4位二进制加法 异步(低电平) 同步 74HC161 4位二进制加法 异步(低电平) 同步 74HCT161 4位二进制加法 异步(低电平) 同步 74LS191 单时钟4位二进制可逆 无 异步 74LS193 双时钟4位二进制可逆 异步(高电平) 异步 74160 十进制加法 异步(低电平) 同步 74LS190 单时钟十进制可逆 无 异步 异步 74LS293 双时钟4位二进制加法 异步 无 74LS290 二-五-十进制加法 异步 异步 表2 74161的功能表 清零 预置 使能 时钟 预置数据输入 输 出 RD LD EP ET CP D3 Q0 Q1 Q2 Q3 L × × × × × × × × L L L L H L × × ↑ D0 D1 D2 D3 D0 D1 D2 D3 H H L × × × × × × 保 持 H H × L × × × × × 保 持 H H H H ↑ × × × × 计 数 二 进 制 数 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 74LS290的功能 74LS290是异步十进制计数器。其逻辑电路图和引脚图如下图(a)、(b)所示，它由1个1位二进制计数器和1个异步五进制计数器组成。如果计数脉冲由CP0端引入,输出由Q0端引出，即得二进制计数器；如果计数脉冲由CP1端输入，输出由Q1～Q3引出，即得五进制计数器；如果将Q0与CP1相连，计数脉冲由CP0输入，输出由Q0～Q3引出，即得8421码十进制计数器。因此，又称此电路为二－五－十进制计数器。表4是74LS290的功能表。 （a） (b) 由下表可以看出,当复位输出R0(1)=R0(2)=1，且置