中央处理机(课后更新).pptVIP

三、组合逻辑设计步骤 1. 列出操作时间表 T2 T1 T0 IND 间址 JMP LDA SAT ADD COM CLA 微操作命令信号 状态条件 节拍 工作周期标记 Ad (IR) MAR 1 R M(MAR) MDR MDR Ad (IR) 1 EX IND 间址周期标志 T2 T1 T0 EX 执行 JMP LDA SAT ADD COM CLA 微操作命令信号 状态条件 节拍 工作周期标记 Ad (IR) MAR 1 R M(MAR) MDR AC MDR (AC)+(MDR) AC MDR M(MAR) MDR AC 0 AC 三、组合逻辑设计步骤 1. 列出操作时间表 1 W 三、组合逻辑设计步骤 1. 列出操作时间表 T2 T1 T0 FE 取指 JMP LDA SAT ADD COM CLA 微操作命令信号 状态条件 节拍 工作周期标记 PC MAR 1 R M(MAR) MDR ( PC ) +1 PC MDR IR OP( IR ) ID 1 IND 1 EX I I 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 三、组合逻辑设计步骤 1. 列出操作时间表 T2 T1 T0 IND 间址 JMP LDA SAT ADD COM CLA 微操作命令信号 状态条件 节拍 工作周期标记 Ad (IR) MAR 1 R M(MAR) MDR MDR Ad (IR) 1 EX IND 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 三、组合逻辑设计步骤 1. 列出操作时间表 T2 T1 T0 EX 执行 JMP LDA SAT ADD COM CLA 微操作命令信号 状态条件 节拍 工作周期标记 Ad (IR) MAR 1 R M(MAR) MDR AC MDR (AC)+(MDR) AC MDR M(MAR) MDR AC 0 AC 1 W 1 1 1 1 1 1 1 1 1 1 1 1 1 * * (R2) - (R3) ?R2 十进制加法指令的微指令执行流程 假定(R1)=a，(R2)=b，(R3)=6； 第一条微指令——取指微指令 从内存中取出该指令，并修改PC的值； 对操作码进行P1测试，确定下一条微指令的地址； 第二条微指令——两数相加微指令 第三条微指令——和数修正微指令 P2测试，根据进位标志决定下一条微指令的地址 第四条微指令——和数逆修正微指令 取指令 P1测试 (R1)+(R2) ?R2 (R2)+(R3) ?R2 P2测试 Cy=1 Cy=0 * * 十进制加法指令的微指令 第一条微指令（取微指令） 000 00 00 00 000 11111 10 0000 第二条微指令（两数相加） 010 10 01 00 100 00000 00 1001 第三条微指令（和数加6） 010 00 10 01 100 00000 01 0000 第四条微指令（和数减6） 010 00 10 01 001 00000 00 0000 取微指令 和数减6 …… 和数加6 两数相加 …… 0000 0001 …… 1001 1010 …… 控制存储器 LDAR’ RD’ LDDR’ LDIR’ PC+1 R1?X R2?Y + LDR2’ R2?X R3?Y + LDR2’ R2?X R3?Y — LDR2’ 动画演示： 十进制加法指令微程序.swf * * 5、CPU周期与微指令周期的关系 微指令周期 读出微指令的时间加上执行该条微指令的时间； 串行方式的微程序控制器中的概念； 一般来讲，一个微指令周期时间设计得恰好和CPU周期时间相等。 * * CPU周期与微指令周期关系的例子 CPU周期为0.8us，包括4个节拍脉冲T1~T4，每个脉冲200ns； T1—T3的600ns为执行微指令的时间； T4的200ns为取微指令的时间； T1的上升沿，将读出的微指令存入微指令寄存器； T4的上升沿保存微指令的执行结果，T4期间取微指令。 T1 T2 T3 T4 T1