数字电子技术基础六.pptVIP

* (a)异步整体置零 (b)同步整体置数 图6.3.33 例6.4.6 利用74LS160接成29进制计数器。 例6.4.7 试用一片74LS290分别接成8421异步十进制计数器、5421异步十进制计数器和异步六进制计数器。 解： (1)将CLK1和Qo相接，计数脉冲由CLKo输入，从由Q3Q2Q1Q0输出，即为8421异步十进制计数器。 (2) 5421码异步十进制计数器： 将Q3与CLK0相接，计数脉冲由CLK1输入，从Q0Q3Q2Q1输出则为5421码十进制计数器， (3) 异步6进制计数器： 先将74LS290构成8421异步十进制计数器，再利用置零端和置九端构成异步六进制计数器。 四、移位寄存器型计数器 1. 环形计数器 2. 扭环形计数器 6.4.2 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1： 同步SR触发器构成的D触发器构成 此寄存器为并行输入/并行输出方式。在CLK↑时，将D0 ～ D3数据存入，与此前后的D状态无关，而且由异步置零（清零）功能。 74HC175为由CMOS边沿触发器构成的4位寄存器 图6.3.2 移位+存储功能 1.由D触发器构成的4位移位寄存器（右移）： 二 、移位寄存器 6.4.2 寄存器和移位寄存器 图6.3.3 因为触发器由传输延迟时间tpd，所以在CLK↑到达时，各触发器按前一级触发器原来的状态翻转。 其状态表为 图6.3.3 应用：代码串并转换，数据运算 2.由JK触发器构成的移位寄存器 分析原理同上，不同的是JK触发器的寄存是在移位脉冲的下降沿发生的。 6.4.2 寄存器和移位寄存器 左/右移，并行输入，保持，异步置零等功能 3. 双向移位寄存器74LS194A： 6.4.2 寄存器和移位寄存器 (1) 逻辑图形符号及功能表 DIR－数据右移串行输入端 DIL－数据左移串行输入端 D0~D3－数据并行输入端 Q0~Q3－数据并行输出端 S1、S0－工作状态控制端 图6.3.6 (2)扩展：由两片74LS194A构成8位双向移位寄存器 * * * * * * * * * * * * * * * b. 状态方程和转换图为： 有效循环 计数器能自启动 *中规模集成同步十进制计数器74160 (74LS160 ): 注：74LS160为十进制计数器，故进位脉冲是在1001时出现的，而161为十六进制，进位脉冲是在1111时出现的。 ②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 驱动方程： 图6.3.15 状态转化图为： 能自启动 ③十进制可逆计数器74LS190： 注：74LS190为单时钟十进制可逆计数器，除了74LS190外，还有74LS168、CC4510，还有双时钟类型的74LS192、CC40192等。 二 、异步计数器 1.异步二进制加法计数器 原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转 构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q? 端。在末位+1时，从低位到高位逐位进位方式工作。 图6.3.17是由JK触发器构成的异步3位二进制加法计数器的逻辑电路。波形如图所示 图6.3.17 ②异步二进制减法计数器 构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q? 端。在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转 图6.3.18是由JK触发器构成的异步3位二进制加法计数器的逻辑电路。波形如图所示 图6.3.18 2. 异步十进制计数器 原理：在4位二进制异步加法计数器上修改而成，要跳过1010 ~ 1111这六个状态 1 2 3 4 5 6 7 8 9 10 J=0 J=1 J=0 J=1 J=0 由JK触发器构成的异步十进制计数器, 其状态表及时序图与同步十进制计数器相同。 图6.3.19 *二－五－十进制异步计数器74LS290: 图6.3.20 6.2 计数器 二 、异步计数器 将CLK1和Qo相接，计数脉冲由CLKo输入，由Q3Q2Q1Q0输出，即为8421异步十进制计数器。 将Q3与CLK0相接，计数脉冲由CLK1输入，从Q0Q3Q2Q1输出则为5421码十进制计数器 *二－五－十进制异步计数器74LS290: 图6.3.20 6.2 计数器 二 、异步计数器 其逻辑符号及功能表如图6.3.21所示 三、任意进制计数器的构成方法