数字电路(部分).pptVIP

§2.2 二极管三极管和MOS管 开关等效电路 §2.3 最简单的与、或、非门电路 2.工作原理 §2.4 TTL门电路 2.输入为高电平（ UIH≥2v）时 3. OC 门的使用 §2.6 CMOS门电路 一般CMOS门的逻辑功能和相应的TTL门相同，所不同的是，由于CMOS和TTL门电路结构的不同，从而导致CMOS门的特性和参数与TTL门有差异。 （一） 输入特性的差异 TTL门的输入特性与CMOS门不尽相同，TTL门存在有输入电阻特性，即： （1）悬空等效为“1” （2）接≤0.9KΩ电阻等效为“0” （3）接≥2.5K电阻等效为“1”。 CMOS门的输入端对地无论串接多大电阻均等效为“0”，且输入端不能悬空，否则门电路会烧毁。 （二） 输出特性的差异 TTL门的带负载能力较CMOS门差（扇出系数N不同） （三） 传输特性差异 CMOS门传输特性无放大区(更陡峭,更优越） （四） 噪声容限差异 TTL门的噪声容限较低，VNH=VNL=0.4V CMOS门的噪声容限较高： VNH=VNL=1/2VDD 3、输出逻辑表达式 例1、 电路结构见图 CMOS、TTL门的技术参数、性能比较 (1)工作电源：CMOS门的工作电源较TTL高，可在＋2V～＋18V间工作，TTL门为额定＋5V。只有在＋5V同电源电压下，CMOS门和TTL门可混合使用，否则应加接口电路。 (2)其它参数：静态功耗较TTL低，NO较TTL门大（NO≥50），VN大（≥1/2VDD）,工作频率较 TTL门低。 (3)多余端的处理：当“1”处理和当“0”处理 1.线与问题 在数字系统中，有些场合需要将门电路的输出端并联使用，即“线与”。 Y=0 2.OC 门 解决上述问题的办法： 需要线与时，用OC 门。 线与 电流大 损坏T4 T3 T4 G1 +VCC 导通 导通 截止 截止 1 0 T3 T4 G2 +VCC IIL 1）结构 T1 T2 T4 Y +VCC A B 但推拉式输出的门电路不能并联。 例如，如图所示情形时,门电路会损坏。 一. OC 门（集电极开路门） A B Y 2）逻辑符号 （以OC与非门为例） RL UCC 集电极开路的与非门（OC门） 输入全1时，输出=0； 输入任0时，输出悬空 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 符号 应用时输出端要接一上拉负载电阻 RL 。 使用OC门时，应外接上拉电阻RL和电源VCC’。 4. 线与输出函数式 Y= AB?CD 若电路如图： 则： (与非与） （与或非） = AB+CD RL的大小应根据公式计算（P80）， 通常在1?2K?之间。 VCC’的数值根据UOH的需要选定； 线与 C D Y A B RL +VCC’ 1 A Y 二. 三态门（TS门） 1.三态门的组成及工作原理 EN端为“使能端”。 当EN=1时： 同时，二极管D 截止， 对T2、T3也没有影响， 原非门电路正常工作。 当EN=0时： 同时，二极管D 导通，T3基极为低电平，T3截止。 T3、T4均截止，非门电路输出为高阻状态。 T1输入端被封锁，UB1为低电平，T2、T4截止； EN EN 三态非门逻辑符号 对T1没有影响； R1 T2 T3 T4 Y A +VCC T1 EN D 截止 截止 0 0 1 0 （以三态非门为例） 逻辑符号 名 称 输出表达式 2. 常用三态门的图形符号和输出逻辑表达式 Y = 高阻 （EN=0 时） A （EN=1 时） Y = A （EN= 0 时） 高阻 （EN= 1 时） Y = 高阻 （EN= 0 时） AB （EN=1 时） Y = 高阻 （EN= 1 时） AB （EN=0 时） 三态非门 （1 控制有效） 1 EN EN A Y 1 EN EN A Y EN EN A Y B EN EN A Y B 三态非门 （0 控制有效） 三态与非门 （1 控制有效） 三态与非门 （0 控制有效） 1）同一条线上分时传送数据，其连线方式称为“总线结构”。 工作原理：（以三路输入为例） 2）实现数据的双向传输 1 工作 Y=A 传输结果 EN G1 G2 EN1 EN2 EN3 总线传递 Y1路数据 Y2路数据 Y3路数据 0 0 1 0 1