数字电路与逻辑设计六.pptVIP

　　在状态A和C之间增加过渡状态D后，可将流程表修改成如 右下表所示。修改后的流程表中增加了新的一行，但该行没有 稳定状态，因为状态D仅在稳态A和C发生转换时完成过渡作用。 A B C D 第六章 异步时序逻辑电路 　　设二次状态用y2、y1表示，相应激励状态用Y2、Y1表示，令y2y1取值00表示A，01表示B，10表示D，11表示C，即可得到相应二进制流程表 如右下表所示，该流程表描述的电路中不存在竞争。 A B C D C B D A y2 y1 0 1 0 1 第六章 异步时序逻辑电路 　　3.允许非临界竞争，避免临界竞争 　　对于有的流程表，虽然无法用最少位数的代码实现无竞争的状态分配，但可以通过将竞争限制在只有一个稳态的列，即允许非临界竞争，从而实现无临界竞争的状态分配。 　　例　对如下流程表进行状态编码，得到二进制流程表。 第六章 异步时序逻辑电路 　　解:给定流程表的状态相邻图如右下图所示。 　　显然，用两位二进制代码无法实现相邻状态相邻分配。 但在该流程表中，状态A和C之间的转换只发生在x2x1=00和 x2x1=01这两列，而这两列各只有一个稳定状态，这就意味 着A和C发生转换时，即使产生竞争也属于非临界竞争。即 在状态分配时A和C可以不相邻。排除A和C的相邻关系后， 状态编码只需满足A和B、A和D、D和C、C和B相邻即可。 A D C B 第六章 异步时序逻辑电路 　 设二次状态用y2、y1表示，令y2、y1取值00表示A，01表 示B，10表示D，11表示C，将其代入给定流程表，即可得到 相应二进制流程表。该流程表描述的电路不会产生临界竞争。 y2y1=00,01,10,11 　　　↓↓　↓↓ 　　　A　B　D　C A D C B 第六章 异步时序逻辑电路 二进制流程表给出了激励状态、输出函数与输入变 量、二次状态之间的关系。根据流程表可作出激励状态、输 出函数的卡诺图，化简后即可得到激励状态和输出函数的最 简表达式。 四、确定激励函数和输出函数 例 求如下流程表的激励函数和输出函数最简表达式。 第六章 异步时序逻辑电路 　　根据二进制流程表可作出Y2、Y1和输出Z的卡诺图如下图所示。 激励函数和输出函数表达式为: 第六章 异步时序逻辑电路 6.3.2电平异步时序逻辑电路设计举例 　　例　用与非门设计一个单脉冲发生器，电路结构框图如下图所示。 　　该电路有两个输入端x1、x2 和一个输出端Z。x2接时钟脉冲源，x1接手动控制按钮。当不按下按钮(x1=0)时，x2端的脉冲被封锁，输出Z为0，无脉冲输出；当按下按钮并释放(x1由0→1再由1→0)之后，输入端x2出现的第一个完整脉冲被送至输出端Z，即用手启动一次，输出一个完整脉冲。电路规定每启动一次,必须在输出一个完整脉冲后才可再次启动。 演示动画 第六章 异步时序逻辑电路 　(1)建立原始流程表 　根据题意可作出典型输入、输出时间图并设立状态如下。 　　解:　单脉冲发生器是一种在系统调试、维修、测试中常用的逻辑电路，主要用来控制系统运行于单步工作状态。 　　根据给定要求，设计过程如下: 第六章 异步时序逻辑电路 　　图中，按照输入信号的变化进行时间划分后，根据题意共设立了7个不同状态。 t0时刻:x2x1=00，启动信号和脉冲信号均未出现，输出Z为0，用状态①表示； x2x1=10，有脉冲出现但没有启动信号，输出Z为0，用状态②表示； t2时刻:与t0时刻相同； t3时刻: x2x1=01，有启动信号但是无脉冲信号，输出Z为0，用状态③表示； t4时刻: x2x1=11，启动信号和脉冲信号同时出现，输出Z为0，用状态④表示； t5时刻:与t3时刻相同； t6时刻:与t4时刻相同； t7时刻:x2x1=10，此时x2端有启动信号结束后的不完整脉冲，输出Z为0，用状 　　　态⑤表示； t8时刻:x2x1=00，此时启动信号已结束，但第一个完整脉冲尚未出现，输出Z　　　为0，用状态⑥表示； t9时刻:出现启动信号结束后的第一个完整脉冲，输出Z为1，产生一个完整输 　　　出脉冲，用状态⑦表示。 　　此后，电路将重复此过程，实现每启动一次，输出一个完整脉冲的功能。 第六章 异步时序逻辑电路 　　根据时间图中设立的状态可建立原始流程表如下表所示 。 　　由于问题中规定每启动一次，必须输出一个完整脉冲后才能再次启动。所以，处在稳态⑤时输入取值不允许从10→11，处在稳态⑥时输入取值不允许从00→01，处在稳态⑦时输入取值不允许从10→11，故在流程表上的相应位置填入任意状态和任意输出“d”。 第六章 异步时序逻辑电路 　　(2)　化简流程表