数字电路与逻辑设计3讲.pptVIP

增加冗余项后的电路及卡诺图如下图所示 （3）使用计算机辅助手段进行消除 只要在计算机上运行数字电路的模拟程序，即可迅速消除电路中存在的竞争冒险缺陷，目前此类应用程序很多。 阶段小结 数字电路中的基本逻辑单元是门电路，掌握门电路的逻辑功能及电气特性，是正确使用数字集成电路的基础。 目前使用最广泛的门电路有TTL门及CMOS门。 在介绍了半导体开关器件特性的基础上，首先介绍了TTL门的工作原理及特性，重点介绍了TTL门的特性，包括输入、输出间的逻辑关系，输入特性，输出特性及负载特性，并对几个系列的TTL门的特点进行了对比分析。 对于CMOS门，除介绍了CMOS与非门的工作原理以外，还介绍了与CMOS门与TTL之间的优缺点，对CMOS门的特性及使用常识也作了比较详细的分析，有利用读者解决工程上的许多实际问题。 之后，介绍了由各种门电路组成的组合逻辑电路，其逻辑功能的分析方法及设计方法是今后集成组合逻辑器件应用的基础，并对组合逻辑电路竞争冒险现象产生的原因及消除的方法也作了一定的分析。 4位数值比较器CC14585 CC14585功能表 由功能表可知，当（A3B3 ）或（A3=B3、A2B2 ）或（A3=B3、A2=B、A1B1 ）或（A3=B3、A2=B2、A1=B1、A0B0 ） ，只要出现四种情况当中的任何一种，则AB，对应F(AB)=1，而此时F(A=B)=0，F(AB)=0。 由功能表可知，当（A3B3 ）或（A3=B3、A2B2 ）或（A3=B3、A2=B、A1B1 ）或（A3=B3、A2=B2、A1=B1、A0B0 ） ，只要出现四种情况当中的任何一种，则AB，对应F(AB)=1，而此时F(A=B)=0，F(AB)=0。 当（A3=B3、A2=B2、A1=B1、A0=B0 ）时 ，输出F(A=B)的值取决于芯片级联输入端的值，该级联端是用来输入低四位的比较结果的。 如果级联输入端AB有效，则输出结果为F(AB)=1，其它输出端为0；如果级联输入端A=B有效，则输出结果为F(A=B)=1，其它输出端为0；如果级联输入端AB有效，则输出结果为F(AB)=1，其它输出端为0。 第八节 算术运算电路 一、二进制加法器 1、半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表： 画出逻辑电路图 由真值表直接写出表达式: 如果想用与非门组成半加器，则将上式用代数法变换成与非形式： 由此画出用与非门组成的半加器 半加器国际符号 2、全加器——对一位二进制数及来自低位的“进位”进行相加，并产生“和”与“进位” 。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 根据逻辑表达式画出全加器的逻辑电路图： 全加器国际符号 3、多位数加法器 （1）4位串行进位加法器(四位二进制数B3B2B1B0+A3A2A1A0) i B C i-1 i A S i i C B C -1 0 A 0 0 S ∑ B i i-1 C A i i S i C 1 0 1 A C B 1 S ∑ B i i-1 C A i i S i C 2 1 2 A C B 2 S ∑ B i i-1 C A i i S i C 3 2 3 A C B 3 S ∑ C 3 0 · 缺点：进位串行传送，运算速度慢 · 优点：线路简单 · 关键：进位形成时间 · 解决方案：改串行进位为并行进位 i i-1 i i G C P C + = （2） 超前进位加法器 提高工作速度的途径：设法减小进位信号的传递时间。 ——进位传递公式 Ci=(Ai ⊕ Bi ) Ci-1 + AiBi 3 2 3 1 2 3 0 1 2 3 1 0 1 2 3 3 2 3 3 2 1 2 0 1 2 1 0 1 2 2 1 2 2 1 0 1 1 0 1 1 0 1 1 0 1 0 0 G G P G P P G P P P C P P P P G C P C G G P G P P C P P P G C P C G G P C P P G C P C G C P C B A G B A P i i i i i i + + + + = + = + + + = + = + + = + = + = = = - - - - ⊕ 3 2 3 1 2 3 0 1 2 3 1 0 1 2 3 3 2 3 3 2 1 2 0 1 2 1 0 1 2 2 1 2 2 1 0 1 1 0 1 1 0 1 1 0 1 0 0 G G P G P P G P P P C P P P P G C P C G G P G P P C P P P G C P C G G P C P P G C P C G C P C B A G B A P i