数字电路六时序逻辑电路的分析与设计.pptVIP

米利型和穆尔型时序电路 电路的输出是输入变量A及触发器输出Q1、 Q0 的函数， 这类时序电路亦称为米利型电路 米利型电路 电路输出仅仅取决于各触发器的状态，而不受电路当时的输入 信号影响或没有输入变量，这类电路称为穆尔型电路 穆尔型电路 6.3 同步时序逻辑电路的设计 6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例 6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 6.3.1 设计同步时序逻辑电路的一般步骤 同步时序电路的设计过程 (1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 (3)状态编码（状态分配）； (4)选择触发器的类型 (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； （M:状态数;n:触发器的个数） 2n-1M≤2n 例1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1 1 0 0 1 1 0 6 0 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 0 4 0 0 1 0 1 1 0 0 3 1 1 0 0 0 1 0 0 2 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 次 态 现 态 计数脉冲CP的顺序 6.3.2 同步时序逻辑电路设计举例 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1 1 0 0 1 1 0 6 0 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 0 4 0 0 1 0 1 1 0 0 3 1 1 0 0 0 1 0 0 2 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 次 态 现 态 计数脉冲CP的顺序 (2) 确定激励方程组 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 激励信号 D3、 D2、 D1、 D0是触发器初态的函数 D3、 D2、 D1、 D0、是触发器初态还是次态的函数？ 画出各触发器激励信号的卡诺图 画出完全状态图 电路具有自启动能力 (3) 画出逻辑图，并检查自启动能力 * 6 . 时序逻辑电路的分析与设计 6.1 时序逻辑电路的基本概念 6.2 同步 时序逻辑电路的分析 6.3 同步 时序逻辑电路的设计 6.4 异步 时序逻辑电路的分析 6.5 若干典型的时序逻辑集成电路 *6.6 用Verilog描述时序逻辑电路 6.7 时序逻辑可编程逻辑器件 教学基本要求 2、熟练掌握时序逻辑电路的分析方法 1、熟练掌握时序逻辑电路的描述方式及其相互转换。 3、熟练掌握时序逻辑电路的设计方法 4、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用。 5、正确理解时序可编程器件的原理及其应用。 6、学会用Virelog HDL设计时序电路及时序可编程逻辑器件的方法。 6.1 时序逻辑电路的基本概念 6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑的表达 6.1 时序逻辑电路的基本概念 6.1.1 时序逻辑电路的模型与分类 1. 时序电路的一般化模型 *电路由组合电路和存储电路组成。 *电路存在反馈。 结构特征: 输出方程: O＝f1(I，S) 激励方程: E＝f2(I，S) 状态方程 : Sn+1＝f3(E，Sn) 表达输出信号与输入信号、状态变量的关系式 表达了激励信号与输入信号、状态变量的关系式 表达存储电路从现态到次态的转换关系式 2、异步时序电路与同步时序电路 时序电路 同步： 存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。 异步： 没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。 输出方程 激励方程组