模拟与数字电路宁帆张玉艳第9章时序逻辑电路.pptVIP

第9章时序逻辑电路 9.1时序逻辑电路的特点及描述方法 9.1.1时序逻辑电路的特点 9.1.2时序逻辑电路的描述方法 9.1.3时序逻辑电路的分类 9.1.1时序逻辑电路的特点 9.1.2 时序逻辑电路的描述方法 9.1.3 时序逻辑电路的分类 9.2时序逻辑电路的分析 9.2.1同步时序逻辑电路的分析 9.2.2时序逻辑电路的一般分析步骤 9.2.3异步时序逻辑电路的分析 9.2.1同步时序逻辑电路的分析 9.2.2时序逻辑电路的一般分析步骤 9.2.3异步时序逻辑电路的分析 9.3寄存器和移位寄存器 9.3.1寄存器 9.3.2锁存器 9.3.3移位寄存器 9.3.1寄存器寄存器 9.3.2锁存器 9.3.3移位寄存器 9.4计数器 9.4.1计数器的分类 9.4.2同步计数器 9.4.3异步计数器 9.4.4移位寄存器型计数器 9.4.1计数器的分类 9.4.2同步计数器 9.4.3异步计数器 9.4.4移位寄存器型计数器 9.5序列信号发生器 9.5.1序列信号的基本概念 9.5.2序列信号发生器 9.5.1序列信号的基本概念 9.5.2序列信号发生器 9.6时序逻辑电路的设计 9.6.1按固定规律直接设计时序逻辑电路 9.6.2时序逻辑电路的一般设计方法 9.6.3任意进制计数器的设计 9.6.4序列信号发生器的设计 9.6.1按固定规律直接设计时序逻辑电路 9.6.2时序逻辑电路的一般设计方法 9.6.3任意进制计数器的设计 9.6.4序列信号发生器的设计 小结 图9-6-8例9-6-3的卡诺图(1) 图9-6-9例9-6-3的卡诺图（2） ⑤ 检验自启动特性 上一步用卡诺图化简的过程中，如果把表示任意项的“Φ”包括在圈内，等于把“Φ”取作“1”； 如果把表示任意项的“Φ”画在圈外，等于把“Φ”取作“0”。 这样无形中已经为无效状态指定了次态。 如果这个指定次态属于有效循环中的状态，那么电路是能自启动的。 反之，如果它是无效状态，那么电路将不能自启动。 图9-6-10例9-6-3的状态图 由图9-6-8中可以看出电路进入偏离状态“000”时，因3个卡诺图中“000”方格均被圈入，故次态应为“111”。 若现态为“111”时，因“111”方格均未圈入，次态应为“000”，显然这两个偏离状态自成循环而不能自启动，状态图如图9-6-10（a）所示。 为了能自启动，应修改原设计，将无效状态的次态改为某个有效状态 。 如图9-6-10（a）中虚线所示，次态为011。 卡诺图变为图9-6-8（a）中的实线圈，即把“000”格的“Φ”由“1”改成“0”，这样若进入“000”时，其次态变为“011”，从而实现自启动。 与步骤④的方法一样，得修改后的J２=Ｑ１Q０，其他不变。状态图如图9-6-10（b）所示。 ⑥ 画逻辑电路图 查资料知CC4095为上升沿触发的单JK触发器。 J、K都有3个输入端，J=J0J1J2，K=K0K1K2，RD、SD端均为高电平有效，CMOS电路的空闲端子不能悬空，由激励函数可以画出逻辑电路图，如图9-6-11所示。 图9-6-11例9-6-3的逻辑电路图 ⑦ 检验逻辑功能 读者在习题9-9中已经分析了图9-6-11的功能，它可以满足设计要求。 如果在第⑤步将“000”状态的次态转为“011”以外的5个有效状态中的任何一个，得到的电路也应能自启动；将“111”状态的次态转为6个有效状态中的任何一个，得到的电路同样也能自启动。 怎样实现，视得到的电路是否最简单而定。 在无效状态不止一个的情况下，为保证电路能自启动，必须使每个无效状态都能直接或间接地转为某一有效状态。 例9-6-4 设计一个能自启动的3位环形计数器，要求它的有效循环状态为100→001→010→100。 解 由题目看出状态编码为三位，该计数器应有三级触发器构成，并满足移存规律。编码后的状态如图9-6-12所示。 按编码后的状态图，将次态分别填入卡诺图，得 的卡诺图如图9-6-13所示。 图9-6-13例9-6-4的卡诺图 图9-6-12例9-6-4的状态图 图9-6-14例9-6-4的完整状态图 为了能自启动，应修改原设计，将无效状态的次态改为某个有效状态。 为了保证移位寄存器内部结构不变，只修改第一位触发器的输入，即通过修改每个无效状态中Q0的次态，使它们的次态进入有效循环。 如果按图9-6-14中的虚线连接方式修改状态图，则电路能够自启动。 修改后 的卡诺图如图9-6-15所