基于VHDL的电子钟设计.docVIP

E D A 课 程 设 计 题目：利用VHDL进行电子钟设计 院系：物理工程学院 专业班级： 学生姓名： 学生学号： 2010年6月3 日 一、设计要求： 功能：显示年月日、星期、时分秒、闹钟和整点报时（几点响几下），并且所有显示均可调。 设计原理： 1)模块设计： 根据要求可将实验分成三个大的模块：年月日，时分秒和闹钟。 时分秒：时、分、秒分为三个独立模块，同时秒的脉冲为1HZ,秒进位作为分的时钟信号， 分进位作为时的时钟信号，时进位作为日和星期的时钟信号。 年月日：日进位作为月的时钟信号，月进位作为年的时钟信号。由于年、月、日三者之 间存在反馈机制（即闰年与非闰年有差别，大月与小月间有差别），故将它们放在同一 个模块中。 闹钟和整点报时具有相似性，故归为一类。 总共需要13个独立模块。 ：显示设计： 根据实验箱上只有8个LED数码管的具体情况，将显示分三种模式显示出来：（1）星 期、时分秒；（2）年月日；（3）闹钟时间。 ：按键设计： 共设计5个按键：J8键：高电平显示年月日，低电平显示星期、时分秒。 J7键：高电平显示闹钟。 J5键：系统复位键，高电平有效。 J3键：可调区域选择键，高电平有效，选中可调区域相应灯亮。 J1键：累加键，高电平有效，可调区域实现累加。 ：报时设计： 蜂鸣器在整点报时时几点响几下，闹时响一分钟。 :