基于VHDL的秒表设计.docVIP

电 子 科 技 大 学 电子综合实验论文 论文主题：基于VHDL的秒表设计 所在学院：电 子 工 程 学 院 所属专业：电 磁 场 与 无 线 技 术 学生姓名：王 立 学生学号：2010020040027 提交日期：2013.10.30 指导教师：皇 晓 辉 目录 背景简介 4 时间的起源 4 人们对时间认识的发展 5 计时器的发明与发展 6 数字电路以及其与时钟、时序的不可分割关系 7 项目设计介绍 9 1. FPGA简介 9 2. Verilog简介 12 3. VHDL介绍 13 4.使用的软件以及实验器材 21 相关数字电路简介 23 秒表的设计与实现 25 设计总体： 25 1. 设计思路： 25 2. 电路设计： 25 3. 思路总结： 26 模块设计： 26 1. 分频器 26 2. 十进制计数器 27 3. 六进制计数器 28 4. 锁存器 30 5. 显示电路 30 6. 按键消抖 33 7. 控制电路 34 8. 模块完成 36 仿真与硬件实现 41 1. 仿真电路图 41 2. 按键关联 42 3. 硬件实现 42 4. 效果展示 42 设计结果分析 42 程序优化 43 设计心得 43 特别感谢 44 参考文献 44 背景简介 时间的起源 时间是人类用以描述物质运动过程或事件发生过程的一个参数，确定时间，是靠不受外界影响的物质周期变化的规律。例如月球绕地