第六章-时序逻辑电路的分析和设计.ppt

* 分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？（选讲） M=12 *例 解 设计数器的Q3Q2Q1Q0= 0000，图中ET=EP=RD=1，电路在CP脉冲作用下进行二进制加法计数，电路输出端Q3Q2Q1Q0由0000→0001→0010→0011…当Q3Q2Q1Q0=1011时， LD=0，在下一CP的上升沿到来时并行输入数据D3D2D1D0=0000置入Q3Q2Q1Q0=0000，电路又开始新的计数周期。这样电路跳过1100、1101、1110、1111四个独立状态。仅剩16–4=12个状态。这样，电路将模16计数器变为模12计数器。该电路的状态转换图和波形图分别如图8.3.26(a)、(b)所示。 * * ① 异步清零。 ③ 计数。 ② 同步并行预置数。 ④ 保持。 74161具有以下功能： 输 入 输 出 清零 预置 使能 时钟 预置数据输入 计 数 进位 CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 TC L × × × × × × × × L L L L L H L × × ↑ D3 D2 D1 D0 D3 D2 D1 D0 * H H L × × × × × × 保 持 * H H × L × × × × × 保 持 * H H H H ↑ × ×