数字电路及系统设计ch6.pptVIP

数字电子技术 第六章 时序逻辑电路的分析和设计 三组逻辑方程: 1.输出方程:Zj=F1(Xi , Qm) 6.2 时序电路的分析方法 例:分析以下电路 状态表: 例:分析以下电路 状态方程: 例:分析以下电路 状态方程: ③双向移位寄存器—— ②扭环计数器 扭环计数器的自启动问题 ③ 列移存器的态序表和反馈函数表 ⒉计数型序列码发生器 例：设计一个能同时产生两组序列码的双序列码发生器，要求两组序列码分别为：Z1－110101， Z2－010110。 6.5.2集成寄存器和移位寄存器 1.常用集成寄存器(并行数据寄存器) 74373功能表 8D锁存器 74373的逻辑符号 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 Q 8 Q EN 0 1 D 2 D 3 D 4 D EN 1 74373 5 D 6 D 7 D 8 D 控制 输出 使能 输入 数据 输出 高阻 EN 0 EN 1 D Q n+1 Qn 1 0 1 1 1 0 1 0 0 0 0 2.常用集成移位寄存器(串型数据寄存器) 74194逻辑符号 D0～D3：并行数码输入端。 Cr：异步清0端，低电平有效。 SR、SL：右移、左移串行数码输入端。 S1、S0：工作方式控制端。 74194 Q 0 Q 1 Q 2 Q 3 C r S L S 0 CP D 0 S 1 D 1 D 2 D 3 S R 四位双向移位寄存器74194: 74194功能表 74194 Q 0 Q 1 Q 2 Q 3 C r S L S 0 CP D 0 S 1 D 1 D 2 D 3 S R C r S1 S0 CP SL SR D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 a a b c d b c d × × × × × × × × × × × × × × × × × × × × × × × × × S R × × × × S L × × × × × × × S R Q 2 Q 0 Q 1 Q 1 Q 2 Q 3 S L 保持 保持 应用:1.串,并行数据转换 例: 7 位串入/并出转换电路。 置数 1 1 1 1 1 1 1 0 9 0 d0 d1 d2 d3 d4 d5 d6 8 1 0 d0 d1 d2 d3 d4 d5 7 1 1 0 d0 d1 d2 d3 d4 6 1 1 1 0 d0 d1 d2 d3 5 1 1 1 1 0 d0 d1 d2 4 1 1 1 1 1 0 d0 d1 3 右移 ７个 时钟 1 1 1 1 1 1 0 d0 2 置数 1 1 1 1 1 1 1 0 1 清零 0 0 0 0 0 0 0 0 x 操作 Q8 Q7 Q6 Q5 Q4 Q3 Q2 Q1 CP Sr Sr 例: 7 位并入/串出转换电路。 置数 d7 d6 d5 d4 d3 d2 d1 0 9 0 1 1 1 1 1 1 1 8 d1 0 1 1 1 1 1 1 7 d2 d1 0 1 1 1 1 1 6 d3 d2 d1 0 1 1 1 1 5 d4 d3 d2 d1 0 1 1 1 4 d5 d4 d3 d2 d1 0 1 1 3 右移 ７个 时钟 d6 d5 d4 d3 d2 d1 0 1 2 置数 d7 d6 d5 d4 d3 d2 d1 0 1 操作 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 CP ２.移位寄存器构成移位型计数器 组合电路 移位寄存器 Q0 Q1 Q2 … Qm-1 SR 移位型计数器的次态方程特点： 一般移位型计数器的实现框图 m为移位寄存器的位数 ①环形计数器 1 0100 1000 0001 0010 有效循环状态转移图 次态方程: m为移位寄存器的位数 这样的电路存 在什么问题呢? 1 0010 0100 1000 0001 有效循环状态图 0111 1011 1101 1110 0011 1001 1100 0110 0101 1010 0000 1111 电路不能自启动! 无效循环状态图 具有自启动的环形计数器 1000 0000 1001 1011 1101 0001 0100 0010 0011 0101 0111 1111 0110 1100 1010 1110 0000 a. 次态方程为 b. 最大的模值 Mmax=m 环形计数器的特点： 次态方程为: 0000 1000 1100 1110 0111 0011 0001 1111 0100 1010 11