职业教育课件 普通高等教育“十一五”国家级规划教材 现代计算机组成原理 第6章 16位CISC CPU设计.pptVIP

实验与设计 图6-34 嵌入式逻辑分析仪设置情况图 实验与设计 图6-35 CPU运行时逻辑分析仪显示波形 实验与设计 表6-15 LCD液晶显示屏显示数据说明 实验与设计 图6-36 LCD液晶显示屏 实验与设计 图6-37 CPU_16仿真波形 6.2 CPU基本部件设计 6.2.4 寄存器与寄存器阵列 图6-10 寄存器REG的实体结构和RTL图 1．寄存器REG 6.2 CPU基本部件设计 6.2.4 寄存器与寄存器阵列 1．寄存器REG 【例6-6】reg.vhd library IEEE; use IEEE.std_logic_1164.all; use work.cpu_lib.all; entity reg is port( a : in bit16; clk : in std_logic; q : out bit16); end reg; architecture rtl of reg is begin regproc: process begin wait until clk event and clk = 1; q = a after 1 ns; end process; end rtl; 6.2 CPU基本部件设计 2．寄存器阵列RegArray 【例6-