- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
经 验 交 流 《自动化技术与应用 20l0年第29卷第4期
Techn}caIC0mrrlurlicatIons
足不同工作的需要。 90。相移。
3 集成锁相环 CD4046的介绍
CD4046是通用的CMOS锁相环集成电路 】[引,如图
2是它的引脚排列,其特点是:
LU4(J46
图2 CD4046引脚图
(1)电源电压范围宽(为3V—l8V);
(2)输入阻抗高(约 100M ‘);
(3)动态功耗小 ,在中心频率f为l0kHz下功耗仅
为600 W ;
图3 CD4046内部原理框图
(4)最高工作频率为 1.2MHz.
各引脚功能如下 : 相位比较器 Ⅱ由逻辑门控制的4个边沿触发器和3
■ 1脚相位输出端,环路入锁时为高电平,环路失 态输出电路组成,不要求输入信号的占空比为50%,产生
锁时为低电平。 数字误差信号 (13脚)和相位脉冲输出(1脚),并在外部输
■ 2脚相位 比较器 I的输出端。 入信号与相位比较器反馈输入信号之间保持严格 同步 ,
■ 3脚 比较信号输入端。 产生0。相移。
■ 4脚压控振荡器输出端。 线性vco产生 1个输出信号,其振荡频率不仅与R,
■ 5脚禁止端,高电平时禁止,低电平时允许压控 (决定vco振荡频率)、R,(控制VCO偏移频率)、C(VCO
振荡器工作 。 外部定时电容)的阻值有关,而且还和电源电压有关。并
■ 6、7脚外接振荡电容 。 且输出范围为fmin~fmax,满足以下公式 【】
■ 8、16脚电源的负端和正端。 1
■ 9脚压控振荡器的控制端。 丽 ()
一 10脚解调输出端 ,用于FM 解调。
1 .
““ — (C — + n (2)
■ 11、l2脚外接振荡电阻。 RIC1 32pF) ~ 2【J
、 , +32oF
,
■ 13脚相位 比较器 Ⅱ的输出端。
当R,为oo时,锁定频率范围[]可由下式求得 :
● l4脚信号输入端。
1
■ 15脚内部独立的齐纳稳压管负极。 ~
Z,yc~
图3是 CD4046内部原理框图,包含2个相位比较
文档评论(0)