VC++ mfc 操作系统课程设计 页式存储管理 报告.doc

VC++ mfc 操作系统课程设计 页式存储管理 报告.doc

  1. 1、本文档共21页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VCmfc操作系统课程设计页式存储管理报告

青岛理工大学 操作系统课程设计报告 院(系): 计算机工程学院 专业: 计算机科学与技术专业 学生姓名: 胡松朝     班级:__ 计算073 _  学号: 200707046 题目:模拟页式存储管理方案中内存空间的管理和分配 起迄日期: 2010年7月5日—2010年7月15日 设计地点: 计算机工程学院实验室 指 导 教 师: 李 兰 2009—20010年度 第 学期: 2010 年 7 月 15 日 课程设计目的 《操作系统》是一门重要的专业基础课,是涉及较多硬件知识的计算机系统软件课程。在计算机软硬件课程的设置上,它起着承上启下的作用。操作系统对计算机系统资源实施管理,是所有其他软件与计算机硬件的唯一接口,所有用户在使用计算机时都要得到操作系统提供的服务。 操作系统课程设计的主要任务是研究计算机操作系统的基本原理和算法,掌握操作系统的进程管理、存储管理、文件管理和设备管理的基本原理与主要算法。目的是使学生掌握常用操作系统(如DOS、Windows或Linux)的一般管理方法,了解它是如何组织和运作的,对的概念和算法有一个,对系统有一个全面的,理解系统调用与程序设计的关系。它不要求作业或进程的和程序段和数据在内存中连续存放,从而有效地解决了碎片问题。这既提高了内存的利用率,又有利于组织多道程序执行。系统系统分析页式存储管理该技术近年来已广泛用于微机系统中,支持页式想念管理的硬件部件通常称不“存储管理部件”。“内存空间”,其中的地址称为物理地址。 地址映射:将地址空间中的逻辑地址转换为内存空间中与之对应的物理地址。 基本原理:允许作业存放在若干个不相邻的分区中,既可免去移动内存信息而产生的工作量,又可充分利用主存空间,尽量减少主存碎片。 离散分配方式:将一个进程直接分散地分配到许多不相邻的分区中。 离散分配三种方式: 分页存储管理(考虑存储器利用率) 分段存储管理(考虑用户要求) 段页式存储管(考虑存储器利用率和用户要求) 基本分页存储管理方式:在分页存储管理方式中,如果不具备页面对换功能,则是基本分页存储管理方式,或称为纯分页存储管理方式。 存储管理部件首先把内存分成大小相等的许多区,把每个区称不“块”,块是进行主存空间分配的物理单位。同时,要求程序中的逻辑地址也进行分页,页的大小与块的大小一致辞。这样,就可把程序信息按页存放到块中。于是,页式存储品提供编程使用的逻辑地址由两部分组成:页号和页内地址。其格式为 页号 页内地址 页式存储的地址结构确定了内存分块的大小,也就决定了页面的大小。为了实现页式存储管理,系统要提供一对硬件的页表控制寄存器,即页表始址寄存器和页表长度寄存器,另外还需要高速缓冲存储器的支持。页表始址寄存器,用于保存正在运行进程的页表在内存的首地址,当进程被调度程序选中投入运行时,系统将其页表首地址从进程控制块中取出送入该寄存器。页表长度寄存器,用于保存正在运行进程的页表的长度,当进程被选中运行时,系统将它从进程控制块中取出送入该寄存器。 页表指出该程序逻辑地址中的页号与所占用的主存块号之间的对应关系。页表的长度由程序拥有的页面数而定,故每个程序的页表长度可能不是不同的。页表又是硬件进行地址转换的依据,每执行一条指令时按逻辑地址中的页号查页表。若页表中无此页号,则产生一个“地址错”的程序性中断事件。若页表中有此页号,则右得到对应的主存块号,按计算公式可转换成访问的主存的物理地。 物理地址的计算公式为: 物理地址=内存块号*块长+页内地址 快表只存放当前进程最活跃的少数几页,随着进程的推进,快表的内容动态进行更新。实际上,查找快表和查找内存页表是并行进行的,一旦发现快表中有与所查页号一致的逻辑页号就停止查找内存页表,而直接利用快表中的逻辑页号。 采用快表后,地址转换的时间大大下降。假定访问主存的时间为200纳秒,访问高速缓冲存储器的时间为40纳秒,高速缓冲存储器为16个单元时,查快表的命中率为90%。于是,按逻辑地址转换成约对地址进行存取的平均访问时间为: (200+40)*90%+(200+200)*10%=256(纳秒) 不使用快表需两次访问主存的时间:200*2=7400纳秒。可见使用快表与不使用快表相比,访问时间下降了36%。系统设计:系统设计方案模块设计: 图1 主程序流程图 类定义如下: CmyApp(): class CMyApp : public CWinApp { public: CMyApp(); };

文档评论(0)

ligennv1314 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档