数电电子时钟课程设计.doc

专业课程设计报告 题目：数字电子钟 系 别 电气工程系 专业班级 电气一班 学生姓名 指导教师 提交日期 2011年2月24日 一、 3 二、 3 三、设计内容 4 3.1方案设计与选择 4 3.2原理设计和功能描述 4 3.2.1数字计时器的设计思想 4 3.2.2数字电子钟总体框架图 5 3.3单元电路的设计 6 3.3.1数字电子钟原理效果图 6 3.3.2晶体振荡器电路 6 3.3.3分频器电路 7 3.3.4时间计数器电路 8 3.3.5数码管 8 3.3.6扬声器 9 3.4元器件清单 9 3.4.1数字电子钟仿真 10 四、本设计改进建议 11 五、感想 11 六、主要参考文献 12 附录 12 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。 设计要求和设计指标 1、设计一个能显示时、分、秒的数字钟，显示时间从00：00：00到23：59：592、设计的电路包括产生时基信号，时、分、秒的计时电路，显示电路。3、扩展功能：能实现校时、教分、教秒；整点报时。 3.1方案设计与选择 数字电子技术的复杂性和灵活性决定了数字电子钟的设计方案有多种，如下是我总结的部分方案。 方案一： 脉冲信号源的选择。用555定时器制作的多谐振荡器，信号发生器，脉冲芯片等方式都可以作为脉冲信号源，在此我选择的是多谐振荡器，主要考虑的是它的易于制作和很好的稳定性。 方案二： 时分秒计数器的选择。时分秒计数器的选择同样有多种，74160N和74161N都是不错的选择，74LS160和 74LS161, 74LS190和74LS191等等也都可以，考虑到其简单易用和作为课本上重点内容在此我们选择的是74160N。 方案三： 译码显示器的选择。DCD_HEX或7448加上SEVEN_SEG_COM_K等也是多种方案，这里我选择的是DCD_HEX。 3.2原理设计和功能描述 3.2.1数字计时器的设计思想 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。 3.2.2数字电子钟总体框架图 图2-2 3.3单元电路的设计 3.3.1数字电子钟原理效果图 图2-3-1 3.3.2晶体振荡器电路 晶体振荡器是电子钟的核心，晶体振荡器设计的质量直接影响了整个电的好坏。这里我用555定时器制作了一个多谐振荡器。 其中R1=57.72 kΩ, R1=115.4 kΩ, C=100nF,Cf=10nF, f=1/0.7(Rw+2R)C=1/[0.7(57.72+2*115.4)*103*100*10-9]≈50Hz。 其产生的频率为50Hz,然后经过整形、分频获得1Hz的秒脉冲。如图： 图2-3-2 3.3.3分频器电路 分频器是由两个74160N组成的50进制计数器。则输出端的频率则是将原来的50Hz分成1Hz的频率输出，实现分频效果。 图2-3-3 3.3.4时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器，其原理图如下： 图2-3-4 3.3.5数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管DCD_HEX，其已内含译码器功能，所以不用再另加译码器。 图2-3-5 3.3.6扬声器 该扬声器的额定频率为200Hz，额定电压为3V，额定电流为0.05A。 图2-