CPLD技术及应用.pptVIP

单片IC（单片机）电子钟 单片IC（FPGA）电子钟 可编程模拟集成电路 其可以实现的功能为： 1）信号调理（对信号放大、衰减、滤波） 2）信号处理（对信号进行求和、求差、积分运算） 3）信号转换（对信号进行AD和DA转换） 值得一提的是，美国Lattice公司在1999年推出了一种基于ISP技术的可编程模拟电路（ispPAC），它也可以使用开发软件进行模拟电路仿真，然后通过一个编程电缆下载至芯片中。 3.可编程逻辑器件——PLD 可编程逻辑器件（Programmable Logic Device）简称PLD，是由“与”阵列和“或”阵列组成，能有效的以“积之和”的形式实现布尔逻辑函数。 基本概念 基本类型 ㈠. 可编程只读存储器PROM ㈡. 可编程逻辑阵列PLA ㈢. 可编程阵列逻辑PAL ㈣. 通用阵列逻辑GAL ㈠. 可编程只读存储器PROM PROM内部结构为“与”阵列固定，“或”阵列可编程。 2N输入组合 查表输出 ㈡. 可编程逻辑阵列PLA PLA内部结构为“与”、“或”阵列皆可编程。 2N乘积线 编程输出 ㈢. 可编程阵列逻辑PAL PAL内部结构为“与”阵列可编程，“或”阵列固定。 2N乘积线 输出组合 应用实例 I2 I1 I0 Q0 Q1 Q2 给出逻辑方程如下： Q0=I0 + NOT（I1）× I2 Q1=NOT（I0）× I2 +NOT（I1）×I2 Q2=NOT（I0）× I1 +NOT（I1）×I2 +NOT（I2）×I0 思考：如何实现？ 答案：此款芯片不能满足设计需要？ ㈣. 通用阵列逻辑GAL GAL器件与PAL器件具有相同的内部结构，但靠各种特性组合而被区别。 GAL是美国晶格半导体公司（Lattice）为它的可编程逻辑器件注册的专用商标名称。 输出逻辑宏单元OLMC（Output Logic Macro Cell） 输出逻辑宏单元OLMC（Output Logic Macro Cell） 一般逻辑器件 举例：GAL16V8 GAL器件 作为一种通用的可编程逻辑器件，除了“与”阵列可编程改写，还对输出端口设计了可重新改变结构和功能的输出逻辑宏单元。 输出口大多表现为缓冲器/驱动器，一旦器件定型，用户不能对它作任何改变。 4. 复杂可编程逻辑器件——CPLD CPLD——Complicated Programmable Logic Device I/O FB FB FB I/O 互连 矩阵 FB FB 结构框图 三大部分： I/O块，FB（功能块）和互连矩阵。 组成 特点 CPLD延伸出2个发展趋势：可擦除PLD和现场可编程门阵列FPGA。 CPLD是由PAL或GAL发展而来，是由可编程逻辑的功能块围绕一个位于中心和延时固定的可编程互连矩阵构成。 不采用分段互连方式，具有较大的时间可预测性。 采用EEPROM工艺 5. 现场可编程门阵列——FPGA FPGA——Field Programmable Gate Array FPGA内部结构 可编程I/O 可编程单元 可编程布线 FPGA现场可编程门阵列通常由布线资源围绕的可编程单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。 可编程逻辑功能块CLB 实现用户功能的基本单元。 可编程I/O单元 完成芯片上逻辑与外部封装脚的接口，常分布在CLB的四周 可编程互连PI 采用SRAM工艺 包括各种长度的连线和可编程连接开关，将逻辑块与输入/输出块连接起来，构成特定的电路 6.FPGA/CPLD比较/选择/产家 逻辑块粒度不同 FPGA逻辑单元粒度小，集成度高；CPLD逻辑块大。因此，FPGA集成度一般比CPLD高。 互连结构不同 CPLD是集总式的开关互连，延时相等。而FPGA是分布式的，延时不可预测。 生产工艺不同 CPLD一般是EEPROM工艺，FPGA则是采用SRAM工艺的，因此，FPGA一般需要外挂配置芯片工作，而CPLD则不要。 FPGA/CPLD选择 速度与性能 逻辑利用率 延时可预测性 设计可更改性 配置芯片 功耗 价格/货源 FPGA/CPLD厂家 新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，将逐步取代MaxplusII。 一种最优秀的PLD开发平台之一，适合开发中小规模PLD/FPGA。 开发软件 MAX+PLUSII QuartusII HDL综合工具 MaxplusII Advance Synthsis：语言综合工具。 SOPC Builder：配合QuartusII，完成集成CPU的FPGA芯片的开发工作。 DSP Builder：QuartusII与Matlab的接口，利用IP核在Matlab中快 速完