计算机硬件实验.docVIP

目 录 第一章 TD-PIT++实验系统简介 2 一. 概述 2 二. 系统总线电路单元 3 三. 实验电路单元 4 第二章 32位微机原理软件实验 14 实验一 四则运算 14 实验二 均值滤波 17 实验三 代码转换 21 实验四 字符串冒泡排序 25 实验五 描述符和描述符表实验 28 实验六 局部描述符表实验 32 第三章 32位微机接口硬件实验 35 实验一 地址译码电路与I/O接口 35 实验二 8254定时/计数器 40 实验三 8259中断控制器 46 实验四 8255并口控制器 54 实验五 A/D与D/A转换实验 63 第四章 32位微机接口课程设计 69 课程设计一 数据采集系统一 69 课程设计二 数据采集系统二（查询法） 73 课程设计三 数据采集系统三（中断法） 77 课程设计四 信号发生器 82 课程设计五 交通灯实时控制系统设计 90 课程设计六 步进电机控制系统设计 96 附录1 常用DOS系统功能 (INT 21H) 102 第一章 TD-PIT++实验系统简介 一. 概述 TD-PIT++实验系统主要由PCI 总线扩展卡和TD-PIT++实验平台构成,其电原理与微机系统的硬件如图1-1所示。 图1-1 硬件系统与微机硬件的连接 PCI 总线扩展卡 PCI 总线扩展卡包括PCI 总线接口电路和系统配置电路以及扩展总线插座。主要实现PCI 总线接口以及将32 位高速总线从PC 机引出。PCI 总线扩展卡结构如图1-1A 所示。 图1-1A PCI 总线扩展卡结构 TD-PIT++实验平台 在TD-PIT++实验平台上,电路结构主要分两部分：系统总线单元电路和实验单元电路,图1-2是32位微机接口实验的主要操作平台。 图1-2 实验平台结构 二. 系统总线电路单元 总线单元实现了面向80x86 微机系统的32 位系统总线，符合80x86 总线时序标的接口电路均可以直接连接到该总线上。总线信号说明如表1-1 所示。 表1-1 总线信号 信号名称 含义 XD[31:0] 32位数据总线 XA[31:2] 32位地址总线 XMER、XMEW、XIOR、XIOW 存储器读写信号、I/O读写信号 IOY0 、IOY1、 IOY2、 IOY3 I/O空间片选信号 MY0、MY1、MY2、MY3 存储器空间片选信号 BE0、BE1、BE2、BE3 32位数据字节使能信号 HOLD、HLDA 总线保持请求和总线保持响应信号 INTR 中断请求信号(上升沿有效) CLK 系统时钟 CLK = 1.041667MHz RST、RST# 系统复位信号 注：＃号表示该信号低电平有效 实验系统向PC 机申请了接口实验所需的配置资源。其中包括16MB 的存储地址空间、255字节的I/O 地址空间和一个中断请求线。中断请求线是映射到PC 机内15 个中断线中的一个。系统总线单元将地址空间进行了译码，各提供4 个片选信号，片选信号同偏移地址空间对应关系如表1-2 所示。 表1-2片选信号同偏移地址空间对应关系 片选信号 偏移地址范围 片选信号 偏移地址范围 IOY0 3000～303FH MY0 000000～3FFFFFH IOY1 3040～307FH MY1 400000～7FFFFFH IOY2 3080～30BFH MY2 800000～BFFFFFH IOY3 30C0～30FFH MY3 C00000～FFFFFFH 用PC 机分配的I/O 或存储器空间始地址加上这个偏移地址，就是实验系统中端口占用的实际地址, I/O 和或存储器地址电原理如图1-2A所示。PC 机分配的起始地址可以在Tdpit 软件中查看或由实验系统附带的配置资源检查程序CHECK.EXE 获得。 图1-2A I/O和存储器地址电原理图 三. 实验电路单元 1．地址译码单元 该单元提供一片开放的译码器74LS138，用于学习地址译码方法。其线路连接如图1-3 所示。 图1-3 地址译码单元 2．32 位I/O 接口单元 该单元通过4 片三态缓冲器和4 片锁存器组成32 位的I/O 接口，并根据32 位总线时序设计了译码电路，可以8/16/32 位不同字节宽度来访问该接口。用于学习8 位和32 位I/O 接口设计及编程。其线路连接如图1-4 所示。 图1-4 32 位I/O 接口单元 3．32 位存储器单元 该单元提供32 位存储器及其连接电路，并针对32 位系统总线提供了存储器译码电路，可以任意完成8 位、16 位及32 位不同字节宽