EDA 可编程逻辑器件结构与原理课件.ppt

可编程逻辑器件是ASIC的一个重要分支，它是一种由用户编程以实现某种逻辑功能的新型器件，故可编程逻辑器件也称为可编程ASIC 二. PLD的基本结构和特点5.1 5.2 PLD的基本结构 典型的PLD由一个“与”门和一个“或”门阵列、输入输出电路和输出电路组成。如图所示： PLD的特点 PLD的系统设计具有如下特点：减小系统体积，增强逻辑设计的灵活性，缩短设计周期，提高系统处理速度，降低系统成本，提高系统的可靠性，系统具有加密功能。各种PLD结构特点 如表所示： 1、PLD电路的逻辑符号表示 PLD内部核心由与阵列和或阵列构成，下图为PLD输入缓冲电路表示： 2、与-或阵列 低密度PLD器件最基本的结构是与-或阵列 通过编程可改变与阵列和或阵列的内部连接，从而就能实现不同的逻辑功能 根据阵列可编程情况可将PLD器件分为：PROM/PLA/PAL/GAL GAL在输出电路中采用了可编程逻辑宏（OLMC) PLD的的编程元件 （1)熔丝型开关 横线与纵线的交叉点全是熔丝，不需要的连接的熔丝烧断，一次性编程。编程机理示意图如下： （2）反熔丝编程 各连接点不是熔丝，而是一种PLICE编程单元。如下图所示。未编程时纵线和横线间是不通的，编程时对需要连接处加上高压使其中PLICE介质击穿而短路，使该点逻辑连接。 （3)浮栅编程元件 i) 紫外线擦除、电可编程只读存储器编程 简称EPROM，其编程熔丝是一只叠栅型SIMOS管，其结构图如下图所示。 ii) 电擦除、电可编程只读存储器编程 简称EEPROM，与EPROM结构相似，只是浮栅与漏极间有一薄氧化层，厚度只有80埃，可产生“隧道效应”。它的编程和擦除是同时进行的，每编程一次，就以新的信息代替了原来的信息，整个编程时间不到1秒。 iii) 闪速型（Flash）存储单元编程 (4)基于SRAM的编程元件 SRAM是指静态随机存储器，存储单元由2个CMOS反相器和一个用于读写的MOS管传输开关组成。断电后存储器中的数据不能保存，因此每次接通电源后必须重新为存储器加载编程数据。这些编程数据一般要存放在外加的EPROM芯片中。 大多数FPGA采用基于SRAM的编程元件。 “与”阵列和“或”阵列均可编程器件 这种类型的代表器件是PLA，右图给出了PLA的阵列结构 它具有“与”和“或”阵列均能编程的特点，在实现函数时，只形成所需的乘积项，使阵列规模比输入数相同的“与”阵列固定、“或”阵列可编程的PROM小得多。 1. CPLD的基本结构及特点 CPLD在PAL、GAL基础上发展起来的阵列型高密度PLD； CPLD采用COMS EPROM/EEPROM和快闪存储器等编程工艺； CPLD由可编程逻辑宏（Logic Blocks）单元、可编程I/O单元、可编程连线阵列组成。各个逻辑方块均相似于一个简单的PLD元件，逻辑方块间的相互关系则由可编程的连线架构，将整个逻辑电路合成而成； 常见的CPLD元件:Altera公司的Max5000及Max7000系列。Cypress的Max340及Flash370系列等； 一般来说CPLD元件的可逻辑闸数(gate count)约在1000~7000 Gate 之间。 2. FPGA 的基本结构与特点 FPGA的结构特点是基于查找表技术； FPGA采用一种是基于SRAM结构，另一种是反熔丝技术的编程工艺； Altera公司的FPGA组成： 1)3种可编程电路 逻辑阵列块LAB I/O单元IOE 快速互连通道Fast Track 2)1个用于存放编程数据的SRAM CPLD和FPGA的差别与特点 1. CPLD和FPGA的差别 在结构工艺方面 1)编程工艺不同 CPLD EEPROM和FLASH/FPGA SRAM 2)逻辑单元不同 CPLD 乘积项/FPGA 查找表 3)适用不同 CPLD 组合逻辑/FPGA 时序逻辑 规模和逻辑复杂度不同 FPGA 比CPLD 复杂度高 编程和配置 CPLD EPROM和FLASH 编程次数达1万次，系统断电后信息不丢失 FPGA SRAM 任意次编程，实现快速编程实现板级和系统级的动态配置（在线重配置的PLD或可重配置硬件）；但系统断电后信息丢失，每次上电需从器件外部存储器重新写入SRAM CPLD的速度要比FPGA快 CPLD的I/O引脚更多，尺寸更小 CPLD的功耗要比FPGA大， FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现 2. CPLD和FPGA的特点 CPLD更适合完成各种算法与组合逻辑，各种FPGA更适合于完成时序逻辑 。 CP