基于cpu及fpga混合架构的硬件线程加速方法.pdfVIP

2008年伞围高性能计算学术年会 基于CPU／FPGA混合架构的硬件线程加速方法 陈天洲 严力科胡威 马吉军 (浙江大学计算机科学与技术学院杭州 310027) edu cn) (tzchen@zju 摘 要：CPU／FPGA混合架构是可重构计算的普遍 wereevaluated．Theresults MergeSortalgorithm 结构，为了简化混合架构上FPGA的使用，提出了 showedthatthe is 2．30．which averagespeedup 一个该架构上的硬件线程方法，并设计了该架构上 the ofCPU／FPGA efficientlyexploredperformance 的硬件线程执行机制，以硬件线程的方式使用可重 architecture hybrid 构资源、同时，软硬件线程可以通过共享数据存储 words：hardware hardwarethread Key accelerating 方式进行多线程并行执行，将程序中运算量较大的 CPU multirhreadingreconfigurablecomputing 部分由FPGA上的硬件线程执行，而控制部分交给 ／FPGA architecture CPU上的软件线程执行。，Simics仿真软件被用来 hybrid 模拟了一个软硬件混合的实验平台，软硬件多线程 l 引 言 改造后的DES，MD5SUM和归并排序算法的测试 结果袁明，平均执行性能加速比达到了2．30，充分 发挥了CPU／FPGA混合架构的计算性能．． 可重构计算迎合了未来计算领域的需求，能 关键词：硬件加速硬件线程多线程可重构计 够更方便快捷地提供更高层次的并行运算能力， 算 CPu／FPGA混合架构 由于使用了硬件的方式执行，那些并行性需求较 高的应用程序的计算性能有了很大的提升，非常 HardwareThread 适用于高速数亨信号处理，多媒体处理，以及生 Accelerating MethodBasedonCPU／FPGA 物信息处理。 Hybrid Architecture 然而，由于钊对可重构计算平台的操作系统 支持还很不完善，要求开发者和用户具备硬件设 CHENTian—zhouYANLi—keHUWH 计的经验，并且开发周期较长、成本过高，凶此