对数跳跃加法器的算法及结构设计.PDFVIP

第8期 电 子 学 报 Vol .31 No. 8 2003 年8 月 ACTA ELECTRONICA SINICA Aug. 2003 对数跳跃加法器的算法及结构设计 贾 嵩, 刘 飞, 刘 凌, 陈中建, 吉利久 ( 北京大学微电子研究院, 北京 100871) : 本文介绍一种新 加法器结构) ) ) 对数跳跃加法器, 该结构结合进位跳跃加法器和树形超前进位加法 器算法, 将跳跃进位分组内的进位链改成二叉树形超前进位结构, 组内的路径延迟同操作数长度呈对数关系, 因而结 合了传统进位跳跃结构面积小、功耗低的特点和ELM 树形 CLA 在速度方面的优势. 在结构设计中应用Lingc s 算法设 计进位结合结构, 在不增加关键路径延迟的前提下, 将初始进位嵌入到进位链. 32 位对数跳跃加法器的最大扇出为5, 关键路径为8 级逻辑门延迟, 结构规整, 易于集成. spectre 电路仿真结果表明, 在 01 25LmCMOS 工艺下, 32 位加法器的 关键路径延迟为760ps, 100MH 工作频率下功耗为512mW. : 加法器; 对数跳跃; 结构设计; 进位结合 + : TP342 . 21 : A : 037222112 (2003) 082 11862 04 Algorithm a nd Structure Design of Logarithmic Skip Adder JIA Song,LIU Fei, LIU Ling, CHEN Zhong2jian, JI Li2jiu ( Institute of Microelectronics , P eking Univer sity , Beijing 100871, China) Ab stract : LSA (Logarithmic Skip Adder) Algorithm is introduced in this paper. LSA is a hybrid structure of carry skip adder and ELM carry lookahead adder, which replaces serial carry chain with binary tree structure. In structure design, a carry2incorporated structure to include the primary carry input in carry chain is found to reduce logic depth. With its regular structure, 322bit LSA has a logic depth of 8 and a fanout no more than 5. Circuit simulating results in 0125um CMOS process show a critical path delay of 760ps. Ke y word s : adder;logarithmic skip; structure design;carry2incorporated [4, 5]