NiosII调试.docxVIP

DE2-35调试SDRAM调试：时钟50MHz，与CPU时钟相位差60度（3ns），程序在RAM和ROM运行，在Nios II IDE中.text选ROM，其余均选RAM。SDRAM配置如下： Nios II IDE中运行程序：IOWR(SDRAM_BASE,0,0x7777);IOWR_ALTERA_AVALON_PIO_DATA(LEDR_BASE,IORD(SDRAM_BASE,0));编译正确，但是运行不正确，灯亮得不对，读出数据错误。经过调试发现，时钟引脚没接，应该把SDRAM时钟也接到外部引脚。时钟引出后，正确。修改CPU运行地址如下：打开Nios II工程，先选择Nios II--generate BSP，然后clear project，更新Nios II IDE中的HAL等，同时修改BSP editerLink Script中的下列项下载硬件配置到开发板，编译Nios工程，并运行，正确。SDRAM正常工作。SDRAM开辟图像缓冲区：CFI-FLASH调试：添加CFI-FLASH模块和Avalon-MM Tristate Bridge模块，CF I配置如下，tri_state选Registered。 分配地址，编译SOPC，更新Quartus II顶层文件，编译工程，更新Nios II IDE的工程，记住最后要（Build All）。Flash写操作之前都要先以块为单位擦除，注意数据破坏。访问Flash有两套API：Simple flash access，访问快速，但是易造成数据破坏Alt_flash_open_dev();Alt_write_flash ();Alt_read_flash ();Alt_flash_close_dev();Fine-gained flash access 访问速度慢，但是可以对现有数据进行有效保护Alt_get_flash_info();Alt_erase_flash_block();Alt_write_flash_block();Simple flash access方法，程序如下，验证成功。#includestdio.h#includestring.h#includealtera_avalon_pio_regs.h#includesystem.h#include sys/alt_flash.h#define BUF_SIZE 1024//定义缓冲区大小#define FLASH_OFFSET 0//起始偏移地址void delay(unsigned int n);int main(void){IOWR_ALTERA_AVALON_PIO_DATA(LEDR_BASE,0x0000);delay(1000000);IOWR_ALTERA_AVALON_PIO_DATA(LEDR_BASE,0x000f);delay(1000000);//////flash pragramalt_flash_fd * fd;int ret_code;char source[BUF_SIZE];//开辟源缓冲区char dest[BUF_SIZE];//开辟目的缓冲区memset(source,0xaa,BUF_SIZE);//源缓冲区数据初始化为0xaafd=alt_flash_open_dev(CFI_NAME);//打开Flash设备if(fd!=NULL){IOWR_ALTERA_AVALON_PIO_DATA(LEDR_BASE,0x00ff);delay(1000000);ret_code=alt_write_flash(fd,FLASH_OFFSET,source,BUF_SIZE);//写操作if(ret_code==0){IOWR_ALTERA_AVALON_PIO_DATA(LEDR_BASE,0x0fff);delay(1000000);ret_code=alt_read_flash(fd,FLASH_OFFSET,dest,BUF_SIZE);//读操作if(ret_code==0) IOWR_ALTERA_AVALON_PIO_DATA(LEDR_BASE,0xffff);}}alt_flash_close_dev(fd);while(1);return 0;}void delay(unsigned int n){unsigned int j;for(j=0;jn;j++);}读取dest中数据也正确，访问CFI-Flash成功。Fine-gained flash access方法如下，类似Simple flash access方法验证，成功。#includestdio.h#includestring.h#includesystem.h#include sys/alt_f