六COMBINATIONALLOGICDESIGNPRACTICES()—part——廖昌俊.pptVIP

6.8 Parity Circuit (奇偶校验电路) Odd-Parity Circuit（奇校验电路） Output is 1 if an odd number of its inputs are 1. (如果输入有奇数个1，则输出为1。) Even-Parity Circuit（偶校验电路） Output is 1 if an even number of its inputs are 1. (如果输入有偶数个1，则输出为1。) 回顾：用什么可以判断1的个数？？？ 6.8 Parity Circuit (奇偶校验电路) Review of XOR AND XNOR ( 回顾异或、同或运算) Parity-Checking Applications(奇偶校验的应用) 6.9 Comparator （比较器） Compare two Binary words and indicate whether they are equal (比较2个二进制数值并指示其是否相等的电路) Comparator: Check if two Binary words are equal ( 等值比较器：检验数值是否相等 ) Magnitude Comparator: Compare their magnitude (Greater than, Equal, Less than) (数值比较器：比较数值的大小（,=,）) 6.9 Comparator （比较器） How to build a 1-bit Comparator? ( 如何构造1位等值比较器？？) —— Use XOR (XNOR) (利用异或门（同或门）) How to Build a N-bit Comparator?(如何构造多位等值比较器？？) An Iterative Comparator(迭代比较电路) 1-Bit Magnitude Comparator  (一位数值比较器) ① AB（A=1, B=0）则 A·B’=1 可作为输出信号 ② AB（A=0, B=1）则 A’·B=1 可作为输出信号 ③ A=B ，则A⊙B=1，可作为输出信号 n-Bit Magnitude Comparator(多位数值比较器) 4-Bit Comparator 74x85 ( 4位比较器74x85) Serial Expanding Comparators(比较器的串行扩展) 8位比较器74x682 Paralel Expanding Comparators(比较器的并行扩展) 6.10 Adder (加法器) 6.10 Adder (加法器) Ripple Adder (串行进位加法器) An Iterative Circuit（迭代电路） Parallel Adder (并行进位加法器) Parallel Adder (并行进位加法器) MSI Arithmetic and Logic Units (ALU, MSI 算术逻辑单元) 译码器应用 例：计算机寻址空间选择译码电路。 小结 组合逻辑分析方法 组合逻辑电路设计方法 常用组合逻辑类型及应用 译码器 编码器 数据性选择器 多路分配器 比较器 校验器 加法器 三态门 补充 例：设计一个组合逻辑电路，输入是一个4位二进制数，当输入能被2或3整除时，要求电路输出高电平，不能被2或3整除时输出低电平。 判断图示电路是否存在险象。如果存在险象，如何克服？ 例：用4位数值比较器74HC85实现两个5位二进制数的并行比较。必要时可用门电路。 homework 6.9 6.13 6.16 6.20(a),(c),(e),(f) 6.21 6.24 6.29 A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 真值表 1 0 1 1 1 0 1 0 1 1 1 0 1 0 1 1 F Y=ABC＋B’＋C’ 题一 题二 A=B=1 , Y=C＋C’ A=C=1