【精选】第2讲-Verilog HDL基础1.pdfVIP

下载本文档

5
0
约2.89万字
约 6页
2017-12-14 发布于贵州
举报
版权申诉

【精选】第2讲-Verilog HDL基础1.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

【精选】第2讲-Verilog HDL基础1

第2讲Verilog HDL 基础 2.1 组合电路的Verilog HDL描述 4选1数据选择器- Verilog HDL描述1 本讲主要通过各种编程实例简要介绍Verilog 数据选择器的Verilog HDL描述 module mux41a (a,b,c,d,sl,s0,y); 模块名(端口名) HDL设计模块的基本结构、基本语法知识以及各种例：4选1数据选择器 input s1, s0；类型电路及系统设计的实现方法。逻辑功能表 input a，b，c，d；端口说明 s0 output y；组合电路的Verilog HDL描述 wire y；数据类型定义时序电路的Verilog HDL描述 assign y=(~s1~s0a) 模块化结构设计方法 |(~s1s0b) 电路模块的逻 s0 |(s1~s0c) 辑功能描述段 y s s a +s s b +s s c +s s d |(s1s0d); 1 0 1 0 1 0 1 0 endmodule