数字电路chPLD.pptVIP

第四节 可编程逻辑器件 4-4-1 存储器的基本单元 4.4.2 可编程逻辑器件PLD概述 4.4.2 可编程逻辑器件PLD 4.4.3 CPLD的基本结构 四、在系统编程芯片ispLSI的基本结构 4.4.4 现场可编程门阵列FPGA 4.4.5 可编程只读存储器PROM和可编程逻辑阵列PLA应用 用可编程逻辑器件实现的数字电路设计流程 系统要求 系统划分和功能设计 系统仿真 行为级/寄存器传输级(RTL)设计 行为仿真 系 统 及 功 能 级 设 计 逻辑及电路设计 版 图 设 计 可编程逻辑器件的综合 门级仿真 加载到母片上 生成专用芯片 验证 单元库 单元库 综合 门级仿真 自动布局布线 物理验证 后 仿真 制版流片 封装测试 EPLD器件：电写入、电擦除的PLD器件(擦、写用20V高压）。 CPLD、HDPLD、EPLD概念： CPLD器件：是在PAL和GAL基础上发展起来的高密度、高速度、低功耗的复杂数字集成电路（Complex Programmable Logic Device）。 HDPLD器件：也是在PAL和GAL基础上发展起来的高密度数字集成电路。 一、对PLD基本结构的改进： 1. 与或结构的改进：在器件中加入一些共享的与或逻辑项(见图4-5-8)，则可用于实现数字系统中公共的电路部分，提高器件资源的使用率，可实现逻辑关系更复杂的逻辑功能。 2. 宏单元结构的改进：小规模PLD器件的宏单元结构中只有一个触发器，而CPLD一般设置多个触发器，可以构成较复杂的时序电路。但是只有一个触发器与输入/输出端口相连。通过对宏单元内触发器结构的控制，可以将触发器设置为不同类型的触发器，如D、JK、RS和T触发器。 早期PLD的缺点是规模小，一般可提供几十个门电路。然而，在实现大规模数字逻辑系统时，使用小规模的PLD器件必然会引起器件数量庞大和系统特性调整复杂的问题，例如输入信号数量不确定，信号延迟时间不易控制等。因此，规模较大的CPLD变成了早期PLD的换代产品。 二、CPLD全局与局部互连结构： 三、Altera公司MAX系列CPLD器件的基本结构： LAB逻辑阵列模块 I/OL模块 可编程互连阵列 16个逻辑宏单元 LA与阵列可编程、或阵列固定的与或逻辑阵列 ISP 器件，即“在系统可编程逻辑器件”，是一种新型高密度、高速度、可擦除的数字电路器件。特点是：在印刷电路板上随时对逻辑器件进行编程或改写 全局布线区（GRP—Globe Routing Pool）将所有片内逻辑联系在一起，提供了完善的片内互连性能。 通用逻辑块GLB，由共享乘积项PTSA、逻辑宏单元OLMC等组成。提供了灵活的逻辑构造，可完成各种组合逻辑和时序逻辑。， 输出布线区ORP是ispLSI芯片所特有的片内结构，它提供GLB输出至输入之间的连接途径。可以实现在不改变外部管脚排列的情况下，修改片内逻辑电路结构的目的。 I/O单元 检测管脚 编程管脚 前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路。 本节介绍的FPGA（Field Programmable Gate Array）不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。 陆续推出的各种新型的现场可编程门阵列FPGA。功能更加丰富。具有很高的密度和速度等等。 一、现场可编程门阵列FPGA结构 FPGA的编程单元是基于静态存储器（SRAM）结构，从理论上讲，具有无限次重复编程的能力。 下面介绍XILINX公司的XC3000E系列芯片，见下图： 可配置逻辑 模块CLB 输入/输出 模块I/OB 可编程连 线PI 编程开关 矩阵PSM 二、可配置逻辑模块CLB CLB可以实现一般的组合逻辑功能和时序逻辑功能，并且由于SRAM的存在，还可以用来构成一定容量的RAM。 三、可编程连线资源 通过可编程开关矩阵可以将行、列线连接起来。 四、现场可编程门阵列FPGA的特点 （一）SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失。通电之后，要为FPGA重新配置逻辑，FPGA配置方式有多种。请同学参考有关文献。 （二）内部连线结构：FPGA的内连线是分布在CLB周围，而且编程的种类和编程点很多，布线相当灵活，其在系统速度方面低于HDPLD的速度。 （三）芯片逻辑利用率：由于FPGA的CLB规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。 （四）芯片功耗：高密度