数字电子技术基础第五版(闫石)第五章 触发器.ppt

第五章 触发器 5.1 概 述 * * 能够存储1位二值信号的基本单元电路称 为触发器，记为FF。 1、定义 2、特点 ⑴ 具有两个能自行保持的稳定状态：0状态和1状态。 —— 初态、原态、现态 —— 次态 ⑶ 某一时刻的输出状态，不仅与该时刻的输入信号有关，而且与原来的输出状态有关。 ⑵ 根据输入信号可以将其置成0或1。 3、触发器的分类： 按逻辑功 能分类 RS触发器 JK触发器 D 触发器 T 触发器 按触发方 式分类 电平触发器 脉冲触发器 边沿触发器 按存储数据的原理分类 静态触发器 动态触发器 一、脉冲触发SR触发器(主从SR触发器) 5.2 SR触发器 S为置1/置数输入端，高电平有效 R为置0/复位输入端，高电平有效 ”状态 为“ ”状态 为“ 定义： 0 1 0 1 0 1 = ￠ = = ￠ = Q Q Q Q , , CLK为时钟信号，↓有效 1* 0 1 1 1* 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 X X X X 特性表 保持 保持 置1 置0 禁态 约束条件： 特性方程 状态转换图 约束条件： 特性方程 状态转换图 1* 0 1 1 1* 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 X X X X 特性表 保持 保持 置1 置0 禁态 二、边沿触发SR触发器 S为置1/置数输入端，高电平有效 R为置0/复位输入端，高电平有效 CLK为时钟信号 CLK↑有效 CLK↓有效 例: 对于SR触发器，电路、时钟及 输入端波形如图所示，若初态 Q ＝0 ，试画出Q的波形 。 CLK↓有效 一、脉冲触发JK触发器(主从JK触发器) 5.3 JK触发器 J为置1/置数输入端，高电平有效 K为置0/复位输入端，高电平有效 CLK为时钟信号，↓有效 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 X X X X 特性表 保持 保持 置1 置0 翻转 特性方程 状态转换图 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 X X X X 特性表 保持 保持 置1 置0 翻转 特性方程 状态转换图 二、边沿触发JK触发器 J为置1/置数输入端，高电平有效 K为置0/复位输入端，高电平有效 CLK为时钟信号 CLK↑有效 CLK↓有效 例: 对于JK触发器，电路、时钟及 输入端波形如图所示，若初态 Q ＝0 ，试画出Q的波形 。 CLK↑有效 5.4 D触发器 一、边沿触发D触发器 特性方程 状态转换图 1 X 1 0 X 0 X X X 特性表 1 X 1 0 X 0 X X X 特性表 特性方程 状态转换图 例: 对于D触发器，电路、时钟及 输入端波形如图所示，若初态 Q ＝0 ，试画出Q的波形 。 CLK↑有效 5.5 T触发器 一、边沿触发T触发器 保持 保持 翻转 特性方程 状态转换图 0 1 1 1 0 1 1 1 0 0 0 0 X X X 特性表 0 1 1 1 0 1 1 1 0 0 0 0 X X X 特性表 保持 保持 翻转 状态转换图 特性方程 例: 对于T触发器，电路、时钟及 输入端波形如图所示，若初态 Q ＝0 ，试画出Q的波形 。 CLK↓有效 题5.18、题5.19 电路如图所示：1、写出触发器的状态方程；2、根据输入波形，画出输出的波形(初态为0)。 主从JK触发器 CLK↓有效 题5.18 题5.19 边沿JK触发器 CLK↓有效 保持 0 0 1 1 置0 1 0 0 1 置1 0 1 1 0 翻转 1 1 0 0 Q K1 J1 B A 主从JK触发器 CLK↓有效 题5.18 边沿JK触发器 CLK↓有效 边沿T触发器 CLK↓有效 边沿JK触发器 CLK↑有效 边沿JK触发器 CLK↑有效