简易数字钟的设计结课论文.docVIP

学院：物理科学与信息工程学院 专业：电 子 信 息 工 程 题目：简易数字钟的设计 姓名：X X X 学号：XXXXXXX 简易数字钟设计 物理科学与信息工程学院 XXXX级XX班 XXX 摘 要 简易数字钟是一种有“时”“分”“秒”显示功能并具备校时功能的数字时钟。与机械式时钟相比具有更高的准确性和直观性，具有更长的使用寿命，能被更好的广泛运用。本文所设计的简易数字钟原理是基于我们已学过的数字电子技术基础知识，然后将理论与实际相结合。简易数字钟电路中包含组合逻辑电路和时序逻辑电路两大部分以及振荡电路和校时电路。 关键字 数字时钟； 多谐振荡电路； 加法计数器； 显示译码器； 校时器 前 言 数字钟从原理上讲是一种典型的数字电路，其中包括组合逻辑电路和时序逻辑电路。设计与制作数字电子钟前提是必须了解数字钟的原理，然后运用我们所学的数字电子技术基础知识完成具有一定实用价值的简易数字钟的设计与制作。并通过设计制作过程进一步学习与掌握各种组合逻辑电路与时序逻辑电路的原理与使用方法，从而实现理论与实践相结合。我们要利用74LS47、74LS192、74LS00以及集成555定时器的功能实现数字钟，首先我们来了解一下各个集成块的功能。 1．基本集成块功能简介 555集成定时器 555定时器是一种多用途的数字-模拟混合集成电路，利用它能极为方便的构成多谐振荡器。图一是555定时器的图形符号，我们将555定时器的VI1和VI2（图一中6和2）连接在一起，然后再将VOD（图一中7）经RC积分电路接回输入端就可以构成图二的多谐振荡器了。我们可以计算电容C的充、放电时间T1、T2，然后可以得到多谐振荡器的振荡周期T。 图一 图二 双时钟同步十进制加/减计数器74LS192 双时钟同步十进制加/减计数器74LS192，加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。当CLKU端有计数脉冲输入时，计数器做加法计数；当CLKD有计数脉冲输入时，计数器做减法计数。74LS192具有异步清零、异步预置数功能。图三是74LS192的图形符号，表一为74LS192的功能表。 图三 图四 表 一 —异步预置数端 —清零端 (CLKU）CLKD)—减计数脉冲输入端 —非同步进位输出端 —非同步借位输出端 —计数输出端 —数据输入端 1．3 七段显示译码器74LS47 在数字系统中，常常需要将运算结果用人们习惯的十进制数字形式显示出来，这就要用到显示译码器，常用的显示器件是七段字符显示器。七段显示译码器74LS47是一种与共阳极数字显示器配合使用的集成译码器。74LS47（BCD-七段显示译码器）：其作用是将输入的四位二进制数码译成驱动七段字符显示器所需要的电平信号，使它能显示0~9的十进制数字。图二74LS47的图形符号，为表二是74LS47的功能表。 表 二 灭零输入端 灭零输出端 试灯输入端 灭零输入端 时，正常译码显示 注：①表中的状态在“/” 上为输入，在“/”下为输出 ②“X”为任意值 74LS47的逻辑功能： （1）特殊控制端BI’/RBO’。BI/RBO’可以作输入端，也可以作输出端。作输入使用时，如果BI’=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。因此BI’称为灭灯输入端。作输出端使用时，受控于RBI’。当RBI’=0，输入为0的二进制码0000时，RBO’=0，用以指示该片正处于灭零状态。所以，RBO’ 又称为灭零输出端。 （2）试灯输入端。当LT’=0时，无论输入怎样，a～g输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端 （3）灭零输入端。当LT’=1，而输入为0的二进制码0000时，只有当RBI’ =1时，才产生0的七段显示码,如果此时输入RBI’ =0 ，则译码器的a～g输出全0，使显示器全灭；所以RBI’称为灭零输入端。 （4）正常译码显示。LT’=1，BI’/RBO’=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。