杭电计组实验考试.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
杭电计组实验考试

实验报告 2016 年 5 月 19 日 成绩: 姓名 周勇 学号班级 计科5班 专业 计算机科学与技术 课程名称 《数字电路课程设计》 任课老师 章复嘉老师 指导老师 章复嘉老师 机位号 实验序号 实验名称 考试 实验时间 5月19日 实验地点 1教225 实验设备号 一、实验程序源代码 顶层架构CPU模块: module cpu(clk,reset,ALU_OP,inst,rs,rt,rd,rs_data,rt_data,rd_data,ZF,OF,Write_Reg,PC,PC_new,rd_rt_s,W_Addr,imm,W_Data,imm_s,imm_data ,ALU_B,rt_imm_s,Mem_Write,M_R_Data,ALU_Data,alu_mem_s); input wire clk; input reset; output [2:0] ALU_OP; //操作符 output [31:0] inst; //指令存放 output [4:0] rs; //rs地址 output [4:0] rt; //rt地址 output [4:0] rd; //rd地址 output [31:0] rs_data; //rs数据 output [31:0] rt_data; //rt数据 output [31:0] rd_data; //rd数据 output [31:0] PC; output [31:0] PC_new; output ZF; output OF; output Write_Reg; //是否写入 output [31:0] W_Data; output rd_rt_s; //控制那个作为目的寄存器 output [4:0]W_Addr;//目的操作数地址 output [15:0] imm; //立即数 output [31:0] imm_data;//被扩展的立即数 output imm_s;//是否需要扩展 output rt_imm_s; //B端选择rt或者是imm output [31:0] ALU_B; //ALU_B端口数据 output Mem_Write; //是否写入数据rom output [31:0]M_R_Data;//从数据rom读出来的数据 output [31:0]ALU_Data;//ALU运算出来的结果,根据alu_mem_s选择由M_W_Data或者W_Data来赋值 output alu_mem_s;//看上面 //读指令 ex7 pc ( .clka(clk), .douta(inst), .rst(reset), .PC(PC), .PC_new(PC_new) //解析指令 ); analysis_inst analysis_inst( .inst(inst), .ALU_OP(ALU_OP), .rs(rs), .rt(rt), .rd(rd), .Write_Reg(Write_Reg), .imm(imm), .rd_rt_s(rd_rt_s), .imm_s(imm_s), .rt_imm_s(rt_imm_s), .Mem_Write(Mem_Write), .alu_mem_s(alu_mem_s) ); //读取源操作数的值: assign W_Addr = (rd_rt_s)?rt:rd; assign imm_data = (imm_s)?{{16{imm[15]}},imm}:{{16{1b0}},imm}; reg1 Reg( .R_Addr_A(rs), .R_Addr_B(rt), .Clk(clk), .W_Addr(W_Addr), .W_Data(W_Data), .R_Data_A(rs_data), .R_Data_B(rt_data), .Reset(reset), .Write_Reg(Write_Reg) //不写入 ); assign ALU_B=(rt_imm_s)?imm_data:rt_data; //对源操作数运算,存于目的操作数 ex3 ALU( .ALU_OP(ALU_OP), .A(rs_data), .B(ALU_B), .F(ALU_Data), .ZF(ZF), .OF(OF) ); //---- wire clk_temp; wire d_outn; reg d_ou

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档