链路层功能传输层作用物理层OOBAta8(sata)与ata6(pata)是兼容的.docVIP

Ata8(sata)与ata6(pata)是兼容的SSD之前的HDD使用cyllinder，SSD使用LBAdisparity表示在串口上传输的数据里0和1中数目的不同个数adapter是包含了所有层次的适配器包括device adapter和host adapterprimitive由4个Byte构成的DWORD，第一个byte是控制信号(K开头)后面三个byte是数据信号(D开头)靠改变register的某些位来执行的指令叫register delivered command；这是介于高层软件和底层硬件之间的操作，类似于单片机的汇编语言signature用来让host辨别device，signature由device设置，signature在command register block中随着FIS传送sata传输时，16bit的数据发送时，高8位首先发送然后再是低8位pata是用一个port接多个device，device编号不同表示不同的device总线是共用的，一根连线上有device0和device1；sata是用多个port接每一个device每个device有自己的连线，devie都是devive0；host中的state machine与device中同层的state machine配合使用，host或device中相邻层次之间的state machine配合使用；SATA连接可以直接和host连接也可以通过电缆和host连接，就像USB接口一样；PATA也一样；模拟前端由高速差分信号驱动器和高速差分信号接收器构成OOB信号的辨别依靠两个align原语间空操作的时间长度comreset和cominit形式上是一样的，但comreset只能从host到device,而cominit只能从device到hostSATA发送和接收时是以单bit方式传输的，但是在接受方会连续收到10bit以后再解码 OOB：? device与host连接是首先从device支持的最高速开始的，如果最高速不满足则用较低速率再次匹配，直到最低速率也不能匹配后device将进入error状态;换速等待时间为54.6us；? 速率匹配是以一连串的align字符收发实现的，这一连串的align字符要跟在6个comwake(device to host)之后；? host接受到device发来的comwake以后就开始在TX端以最低速率发送D10.2数据，同时在RX端接受device发来的align流 (align流紧跟在6个comwake之后)，align流最多可以接受32K个(，接受完align流以后又在TX端将这些align流以接收速度发 送给device，即送回给device，873us内没有接受到则host重启物理连接过程；D10.2表示此时连接已建立，但要协商传输速度；? 通信链路建立完毕，device发送sync表示可以进行读写等操作了；?????? out of band????? comreset cominit comwake????? 用于物理联路的连接与速率匹配；????? power on时的timing 链路层功能：? 1.与对等传输层协商传送，并在双方都要传输时进行仲裁冲突? 2.在传输层的FIS两端加入SOF? CRC? EOF原语封装成frame? 3.以DWORD形式接受传输层送来的FIS? 4.对传输层送来的FIS进行CRC校验? 5.提供流量控制(加入控制原语)? 6.加扰与解扰? 7.8b 10b编解码? 8.接受对等链路层的确认信息，向传输层报告发送情况链路层：? primitive原语是基于control signals的(以K开头)? 链路层不必知道frame中的内容(FIS)，只需要能够识别frame中的原语信号(一个frame由4个原语构成);? link层是一个中间过渡层，位于传输层和物理层之间；? 每当传输完一个10b的character后都要根据刚才传输的character重新计算running disparity的值，RD的值只有+? - 0三种? RD会在5b/6b 3b/4b两个子模块里计算，5b/6b编码前的RD是上一个8b/10b编码以后计算的RD结果；? 5B/6B编码完以后重新计算一次RD，作为3b/4b编码前的RD，3b/4b编码完成以后再次计算RD，作为下一个8B/10B中5b/6b编码前的RD? 如果编码以后的0的个数与1的个数相同则rd的值不变，0与1的个数相同的编码称为neutral disparity；000111? 111000? 0011? 1100被限制出现；? SOF?