IIR系统实验报告.doc

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
IIR系统实验报告

IIR滤波器 一、实验仪器:PC机一台,JQ-NIOS-2C35实验箱一台及辅助软件(DSP Builder、Matlab/Simulink、Quartus II、Modelsim) 二、实验目的: 1. 初步了解JQ-NIOS-2C35实验箱的基本结构。 2、学习和熟悉基于DSP Builder开发数字信号处理实验的流程。 3、理解IIR滤波器设计的原理和方法。 三、实验原理: IIR(Infinite Impulse Response)滤波器,即无限冲击响应滤波器,其冲击响应是无限长的。IIR滤波器一般采用递归式方法来实现]。也就是说,滤波器当前输出y(n)是输入序列x(n)和以前各输出值y(n-1) 、y(n-2) …的函数,这可以用下列差分方程来表示: (4-1) 其中,N是IIR滤波器的阶数。相应地,IIR滤波器的系统函数可以表示为: (4-2) IIR滤波器除了具有极点之外,一般还存在零点。由于极点的存在,IIR滤波器用递归结构来实现较为简单。实现IIR滤波器的基本结构共有三种:直接型、级联型和并联型。下面简单介绍前两种IIR滤波器的结构。 1、直接型 利用公式(4-2)可以直接导出I型的IIR滤波器结构,可用下式表示: (4-3) 由此可得,和反馈环节中的延时单元不能共用,需要M+N个延时单元。为了减少延时单元,对于线性系统,公式(4-3)也可以写成: (4-4) 由此可以导出直接II型的滤波器结构。图4-1表示了一个直接II型IIR滤波器的结构,该滤波器的阶数是四阶,共存在四个反馈环节。 图4-21 直接II型IIR滤波器结构 2、级联型 对公式(4-4)的分子、分母进行因式分解,由于H(z)中的系数都为实数,H(z)的极、零点只可能是实数或者复共轭对,对于复共轭对因子,可以复合成二阶因子: (4-18) 式中的系数都为实数。如果把实数因子(一阶因子)看成是二阶项系数为0的二阶因子,则上式可以写成: (4-19) 其中 由此可见,是一个2阶的IIR滤波器,N阶IIR滤波器可以看成是由多个2阶IIR滤波器级联而成的。 实验步骤: A、Simulink仿真 按照下表给出的操作,创立文件,找到相应模块并设置参数: 位置 对象 设置 桌面 Matlab 工作目录设为Matlab安装目录下的work文件夹 File-New-Model Matlab -simulink File-Save 命名为IIR Altera DSP Builder-IOBus Altbus Bus Type设置为Signed Integer,number of Bits设置为16 Altera DSP Builder-IOBus Altbus number of Bits设置为16,命名为“Altbus1” Altera DSP Builder-IOBus Bus conversion us Type设置为Signed Integer,Input设置为32,output设置为16,Input Bit Connected to Output LSB设为16 Altera DSP Builder-Storage LUT Data Type设置为Signed Integer;number of bits设置为12;LUT Address Width设置为10;MATLAB Array设置为511*sin(2*pi*2e4/5e4*(0:1:2^12)) Altera DSP Builder-Storage LUT Data Type设置为Signed Integer;number of bits设置为12;LUT Address Width设置为10;MATLAB Array设置为511*sin(2*pi*1e3/5e4*(0:1:2^12))命名为LUT1 Altera DSP Builder-IOBus Output Bus Type为Signed Integer;设[number of bits].[]为24 Altera DSP Builder-Arithmetic Increment Decrement Bus Type为Signed Integer;设置[number of bits].[]为10;勾选Specify Clock,并在Clock下写入“Clock” Altera DSP Builder-Arithmetic Increment Decrement Bus Type为Signed Integer;设置[number of

文档评论(0)

xcs88858 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档