ISE使用教程(修改稿).pptVIP

ISE软件概述 ISE系列软件特点综述 Xilinx作为当今世界上最大的FPGA/CPLD生产商之一，长期以来一直推动着FPGA/CPLD技术的发展。其开发的软件也不断升级换代，由早期的Foundation系列逐步发展到目前的ISE10.x系列。 ISE是集成综合环境(Integrated Software Environment)的简称，是Xilinx提供的一套工具集，其集成的工具可以完成FPGA/CPLD从源码输入、仿真、综合到下板调试的整个开发过程。 ISE系列软件特点综述 ISE主要特点 它是一个集成环境，可以完成整个FPGA/CPLD开发过程。 ISE界面风格简洁流畅，易学易用。 ISE有丰富的在线帮助信息，结合Xilinx的技术支持网站，一般设计过程中可能遇到的问题都能得到很好的解决。 强大的设计辅助功能。 ISE系列软件特点综述 以上所讲的特点为ISE各个版本所共有的。目前Xilinx公司发布的ISE最新版本为Xilinx ISE10.x，各个版本之间主要差异在于支持的器件种类和综合布线工具所使用的优化算法，在集成开发环境的操作界面上大致没什么变化。在后面的课程中均以Xilinx ISE 9.2i 为例进行。 Xilinx ISE 9.2i 使用指南 设计输入 １、创建工程 按照以下步骤创建一个工程： a、选择　File－New Project b、在出现对话框中输入工程名称，工程存放路径及设计流程模式，点击下一步。 c、进行器件属性选择。 至此完成了一个工程的创建。在工程创建过程中需要特别注意的就是器件属性的选择，所选择的器件属性一定要和你所拥有的开发板上的芯片类型一致。 设计输入 以创建一个计数器为例，完成源代码的输入。 a、选择　project－〉New Source b、选择　VHDL Module作为源程序类型 c、输入文件名counter和存放路径完成源文 件的创建。 完成后，源代码文件counter.vhd将会显示在HDL编辑窗口中，ISE软件将自动添加计数器的Library, Use, Entity, Architecture等语句的描述生成源程序代码框架。 设计输入 要完成这个计数器模块，可以在ISE自动生成的代码框架基础上通过自己编写代码完成，也可使用ISE的语言模板（ISE Language Template）工具来完成。 选择Edit－＞Language Template或者通过点击工具栏中最右端的灯泡按钮 来打开语言模板。在语言模版（Language Template ）窗口中，有很多Xilinx提供的参考代码片断，找到需要的counter代码片断。 设计输入 设计输入 VHDL设计语法检查及综合 综合通过后查看综合报告 综合报告中包含很多有用信息，比如器件资源使用情况，这些信息对自己的编程能力的提高很有帮助。 查看RTL视图 查看技术视图 技术视图 功能仿真 在ISE中一般使用第三方软件ModelSim来完成仿真工作。 在开始调用ModelSim之前需生成一个测试文件。这个工作可以通过调用ISE中的HDL Bencher工具来完成。 HDL Bencher是ISE中集成的一个比较有特色的仿真辅助工具。它将我们的设计输入导入其测试环境，根据用户在图形界面下编辑的测试波形，直接生成测试激励文件，然后调用仿真工具进行仿真验证。 功能仿真 首先在 Project Navigator 中创建一个 testbench 波形源文件该文件将在 HDL Bencher 中进行修改 1. 在工程项窗口Project Window的源文件中选中计数器(counter.vhd) 2. 选择 Project - New Source 3. 在新的对话框中选择新文件类型为 Test Bench Waveform， 键入文件名为counter_tbw 5. 点击 Next 6. 点击 Next 7. 点击 Finish 此时HDL Bencher 程序自动启动并等候你输入所需的时序需求 时钟时序调整 注意仿真前ISE的仿真工具设置 1.在Sources for下拉菜单中选中Behavioral Simulation. 2. 在 Sources in Project 窗口中选中 counter_tbw.tbw 文件 3. 在 Processes 窗口中点击 ModelSim Simulator 旁边的+符号展开 ModelSim 仿真器的层次结构 4.双击“Simulator Behavioral Model”, ModelSim 仿真软件会自动运行对波形文件进行仿真。 几点需要注意的地方 用 ModelSim 进行仿真，包括 行为仿真亦即功能仿真和布局布线后的仿真