FPGA上同步开关噪声的分析.pdfVIP

下载本文档

16
0
约7.26千字
约 8页
2017-12-27 发布于安徽
举报
版权申诉

FPGA上同步开关噪声的分析.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

FPGAFPGA 上同步开关噪声的分析上同步开关噪声的分析 FPGAFPGA 上同步开关噪声的分析上同步开关噪声的分析作者：陆增援 Altera 应用工程师概述概述概述概述随着半导体技术的快速发展，近年来 FPGA 的器件容量和输入输出的管脚数量都极大的增加了，例如 StratixIV 器件，最大的一款 EP4SE680 拥有 68.11 万个逻辑单元和 1104 个输入输出管脚。大量的输出管脚在同一时刻翻转会引起同步切换噪声。目前同步切换噪声是 FPGA 领域的一个新的挑战。同步切换噪声的定义同步切换噪声的定义同步切换噪声的定义同步切换噪声的定义当大量的输出管脚在同一个时刻从高电平到低电平的切换或者从低电平到高电平的切换，会在相邻的管脚上引入噪声，这就是同步切换噪声。典型的一个同步切换噪声的测试设置如图。设置中，FPGA 器件的输入输出的电平标准配置为 SSTL18 ClassII。多个在同一时刻不断翻转的输出管脚定义为干扰者。一个保持为高或者低的输出管脚定义为被干扰者。干扰者和被干扰者典型的容性负载值为 10pF。干扰者以同一个时钟信号的边沿作为触发。 Vtt = 1.25V Vtt = 1.25V 56 ohm SSTL-2 56 ohm Zo = 50 ohm 10 ohm 10 pF Vtt = 1.25V Vtt = 1.25V 56 ohm SSTL-2 56 ohm Hi-Z Probe Zo = 50 ohm 10 ohm 10 pF Aggressor I/Os Vtt = 1.25V Vtt = 1.25V 56 ohm SSTL-2 56 ohm Zo = 50 ohm Hi-Z Probe