第二章单片机系统结构二.pptVIP

§2.7 输出/输入端口 §2.7.1 I/O端口概述 §2.7.2 P1口 §2.7.3 P0口 §2.7.4 P2口 §2.7.5 P3口 §2.7.6 端口的负载能力和接口要求 I/O端口概述 MCS-51系列单片机有4个8位并行I/O端口,称为P0、P1、P2、P3。 每个端口都是准双向口。? 每个端口都包括一个锁存器、一个输出驱动器、和一个输入缓冲器。 作输出时，数据可以锁存；作输入时，数据可以缓冲。 但这4个通道功能不完全相同，结构也略有不同。 Ｉ/Ｏ端口P0～P3(80H，90H，A0H，B0H) P0～P3为4个8位特殊功能寄存器，分别是4个并行Ｉ/Ｏ端口的锁存器。它们都有字节地址，端口的每一位可以进行位操作，每一条Ｉ/Ｏ线均可独立用作输入或输出。 用作输出时，可以锁存数据；用作输入时，数据可以缓冲。 §2.7.1 P1口 P1口用作通用I/O：无论有无片外存储器 扩展，P1端口均可用作通用I/O端口使用。 P1端口数据输入/输出通过对P1（90H）特殊功能寄存器的读写实现。 P1口某位的结构——由一个输出锁存器、二个三态输入缓冲器和输出驱动电路及控制电路组成。 图 P1口某位的结构图 §2.7.1 P1口 二、P1口用作通用I/O 在端口用作输入时，也必须先向对应的锁存器写入1，使FET截止。 作为输入使用时,要先向对应锁存器写入1,因此,P1口也被称为准双向口; 当P1口输出高电平时，能向外提供拉电流负载，所以不必再接上拉电阻。 §2.7.2 P0口 P0口某位的结构由一个输出锁存器、二个三态输入缓冲器和输出驱动电路及控制电路组成。 P0作为通用I/O端口使用——系统无存储器扩展、无外部接口芯片连接 P0作为数据/地址总线分时复用的情况——单片机系统外扩存储器，需要对外部的地址空间进行访问。 硬件实现原理 P0口为通用I/O口时,由硬件自动使控制信号C=0，开关MUX被控为如图示位置，； P0口分时作为地址/数据总线使用时,由内部硬件使C=1，开关拨向反相器3的输出端 二、P0口作为一般I/O口使用 1、P0口用作输出口 2、P0口作输入口 三、P0口作为地址/数据总线使用 1．P0口用作输出地址/数据总线 以P0口引脚输出低8位地址或数据信息，MUX开关把CPU内部地址/数据线经反向器3与驱动场效应管FET（T2）栅极接通。上下两个FET处于反相，构成推拉式的输出电路（T1导通时上拉，T2导通时下拉），提高了负载能力。 当P0口被地址/数据总线占用时，就无法再作I/O口使用了。 三、P0口作为地址/数据总线使用 2．由P0口输入数据： 在“读引脚”信号有效时，打开输入缓冲器2，使数据进入内部总线。 §2.7.4 P2口 一、P2口结构 二、P2口用作一般I/O口 三、P2口用作高8位地址总线 一、P2口结构 如图2-20所示，P2口某位的结构与P0口类似，有MUX开关。驱动部分与P1口类似，但比P1口多了一个转换控制部分。 P2口某位的结构图 二、P2口用作一般I/O口 1、当CPU对片内存储器和I/O口进行读/写（执行MOV 指令或EA=1时，执行MOVC指令）时，由内部硬件自动使开关MUX倒向锁存器的Q端，这时，P2口为一般I/O口。 二、P2口用作高8位地址总线 若扩展的RAM容量超过256B，使用“MOVX A,@DPTR”类指令的寻址范围是64KB，当CPU对片外存储器或I/O口进行读/写（执行MOVX指令或EA=0时执行MOVC指令）时，开关倒向地址线（右）端，这时，P2口只输出高8位地址。因为访问片外EPROM和RAM的操作往往接连不断，所以，P2口要不断送出高8位地址，此时P2口无法再用作通用I/O口。 §2.7.5 P3口 一、结构 二、P3口作为通用I/O口使用 三、P3口用作第二功能使用 P3口某位的结构图 二、P3口作为通用I/O口使用 1、当把P3口作为通用I/O口进行SFR寻址时，“第二输出功能端”W保持高电平，打开“与非”门3，D锁存器输出端Q的状态可通过“与非”门3送至FET场效应管输出。 2、当P3口作为输入使用（即CPU读引脚状态）时，同P0—P2口一样应由软件向口锁存器写1。 三、P3口用作第二功能使用 当某位作为第二功能时，该位的D锁存器Q被内部硬件自动置1， 使与非门3对“第二功能端”W开放。 第2功能脚为输出脚时，例TXD，/RD，/WR，控制信号状态通过与非门和FET输出到引脚端。 作为第2输入功能引脚时，由于端口不作为通用I/O口，读引脚信号无效，三态2不导通，第2功能输入信号经缓冲器4送入。 P3口线与第二功能表 小结——端口负载能力和接口要求 P0口输出级无