整理3D TSV内存芯片技术与大容量内存.pdfVIP

3D TSV 内存芯片技术与大容量内存 文章导读：市场上的单条4GB 内存越来越普遍，而更大的单条 8GB、16GB内存也已经初显 端倪。在小小的 DRAM 颗粒中实现更大的容量，必然需要更先进的制造技术，目前各个DRAM 大厂都推出了基于3D TSV多层穿孔技术的产品，这让我们看到了将内存“做大”的希望。 今天就为大家介绍一下 3D TSV内存芯片技术与大容量内存之间的关系。 市场上的单条 4GB 内存越来越普遍，而更大的单条 8GB、16GB 内存也已经初显端倪。 在小小的 DRAM 颗粒中实现更大的容量，必然需要更先进的制造技术，目前各个 DRAM 大厂都 推出了基于 3D TSV 多层穿孔技术的产品，这让我们看到了将内存“做大”的希望。今天就 为大家介绍一下 3D TSV内存芯片技术与大容量内存之间的关系。 3D TSV，不一样的封装 3D TSV 是通过在芯片之间或晶圆之间制作垂直导通，从而实现互连的最新技术。采用 这种方式可以大幅缩小芯片尺寸，提高芯片内的晶体管密度，改善层间电气互联性能，提升 芯片运行速度以及降低芯片的功耗。 1．数据传输距离更短、功耗更低 虽然先进的纳米制造技术可以不断缩小芯片的尺寸、芯片内晶体管的延迟时间会随着 晶体管沟道长度尺寸的缩小而缩短，但与此同时互联电路部分的延迟则会提升。比如 90nm 制程晶体管的延迟时间大约在 1.6ps（皮秒）左右，而此时互联电路中每 1mm 长度尺寸的互 联线路，其延迟时间会增加 500ps 左右；而到 22nm 制程，晶体管的延迟时间会达到 0.4ps 水平，而互联线路的延迟则会增加到 1 万 ps 水平。晶体管的尺寸越小速度越快，但与此同 时，互联层线路的电阻则会随着线路截面积的缩小而增大，这正是导致互联层延迟增加的主 要原因 而 3D TSV 技术最大的优点就是减小互联线的长度，能够实现最短、最丰富的 Z 方向互 连，通过在芯片和芯片、晶圆和晶圆之间制造垂直导通，实现芯片间的互连，能够将逻辑、 内存和模拟等组件非常紧密地连结在一起。TSV这种封装结构可把芯片上数据需要传输的距 离缩短 1000倍，并使每个元件的互连性增加 100 倍。 垂直互连提供更短的信号路径，就能提高性能，同时也能增加互连带宽，解决过去平 面式互连造成的电阻及电容延迟问题。而且缩短组件之线路连接距离，还可进而降低寄生电 容和耗电量，功耗随之降低。 2．芯片的集成度更高 TSV 的另一项优势是可以缩小尺寸，采用区域数组式垂直互连的作法比起打线接合或导 线架封装更节省空间，从而可能在有限的空间内整合更多芯片。比如相比传统的 RDIMM 内存， 三星新款基于 3D TSV 技术的 8GB 内存可以节约 40%的功耗，同时通过 TSV 技术将能够显著 提升内存容量，从而可以为服务器系统带来更大的内存空间。在新一代服务器内存插槽提升 30%的情况下，TSV 技术能够让内存容量提升最多 50%以上。 延伸阅读：厂商为什么热衷于发展大容量 DRAM？ 内存颗粒及模块厂商之所以热衷于发展大容量 DRAM，一方面是应市场需要，另一方面 是受利益驱动。毕竟内存芯片的密度提升可以让 PCB 设计得更小一些，这样内部的信号线长 度可以大幅缩短，不仅节省成本，而且可以让整体性能更出色。比如借助 TSV 技术，8GB 的 内存仅仅需要 4 颗2Gbit 内存颗粒，理论上成本更具优势。在技术与设备成熟条件、同样的 性能表现下，TSV 封装比传统的封装最多能节省 30%的硅基板用量。不过，就目前而言，TSV 由于技术还不太成熟，因此成本优势并没有体现出来。 TSV 所需面临的挑战 作为一种新技术，TSV 的发展并非一帆风顺，目前也面临着不少难题。首先需要解决一 系列技术问题。大多数情况下 TSV 制作都需要打通不同材料层，包括硅材料、IC 中各种绝 缘或导电的薄膜层，而这里面蚀刻工艺是关键。对于硅的蚀刻原理和应用并不少见，但是在 实际制造工艺中，TSV 在很多方面的要求超出了人们的预计和想象。大多数情况下，TSV 的 蚀刻范围包括硅、绝缘的电介质层以及导电的金属薄膜层，因此它在在 TSV 中举足轻重，这 不仅是由于被蚀刻材料更加复杂，也和 TSV 通孔的分布密度、尺寸（包括深度和直径）等息 息相关，这都对厂商