简单型可程式逻辑元件.PPT

3. 可抹除的可程式唯讀記憶體（erasable programmable ROM , EPROM）　　它是一種可經由紫外線照射將資料抹除回復的唯讀記憶體。 6-10 可程式邏輯元件 電氣清除可程式 ROM（electrically erasable programmable ROM, EEPROM）它是可用高電壓來抹除儲存資料的唯讀記憶體。 快閃記憶體（flash memory 或稱flash ROM）是EEPROM 的一種先進產品。被廣泛的使用於數位相機、隨身碟、PDA 及MP3 隨身聽等產品中。 6-10 可程式邏輯元件 　　一個規格為 p 個乘積項 n×m 的 PLA，表示它具有 n 個變數輸入端，p 個可供輸入變數組成乘積項的 AND 陣列，與 m 個可供 p 個乘積項相加（OR 陣列）的輸出端。 6-10 可程式邏輯元件 6-10 可程式邏輯元件 6-10 可程式邏輯元件 6-10 可程式邏輯元件 6-10 可程式邏輯元件 試求圖 6-51 中，O2 與 O3 輸出之布林代數？ 6-10 可程式邏輯元件 試以六個乘積項4×3 的 PLA完成 的執行電路。 將 4 個變數 ABCD 分別接到且由O1 輸出。 設 將接到 P1 AND 閘的熔絲燒斷，詳如下圖所示。同樣，設 並將不要的熔絲去掉。 6-10 可程式邏輯元件 (3) 依故只要將多餘的積項輸入（P4、P5 和P6）接到O1OR閘的熔絲燒斷即可，詳如下圖所示。 6-10 可程式邏輯元件 　　可程式陣列邏輯元件（PAL）是目前最常用的簡單型 PLD。 6-10 可程式邏輯元件 簡單型可程式邏輯元件 6-10 可程式邏輯元件 複雜型可程式邏輯元件 　　複雜型可程式邏輯元件（CPLD）與SPLD 一樣，都是以積項和式（SOP）的架構為基礎的元件。具有提升性能、增加可靠度、減少電路板（PCB）面積及降低成本的優點。 　　系統內可程式化元件（in-system programmable device, ISPD）。所謂 ISP 指的是將元件裝在印刷電路板上，即可進行程式化的燒錄方式，具有現場及時調整產品功能的能力。 6-10 可程式邏輯元件 現場可程式閘陣列 　　現場可程式閘陣列元件（FPGA），顧名思義它是一種可在電路板上直接規劃的 ISP 元件，被大量應用在產品設計實驗或原型機（prototyping）製作。 6-10 可程式邏輯元件 　　一個 n 對 2n 二進制解碼器相當於一個 n 變數標準乘積項或最小項（m）的產生器。 6-8 MSI 的組合邏輯設計 6-8 MSI 的組合邏輯設計 如右圖所示Y 的最簡布林代數式 為何？設 A 為 MSB，C 為 LSB。 由於解碼器本身係原形輸出，故 Y = Y1 + Y2 + Y3 + Y7  = ∑ ( 1 , 2 , 3 , 7 ) 代入卡諾圖化簡如下： 6-8 MSI 的組合邏輯設計 2. 本例題中若再加入Y4到 OR 閘，則 Y 的布林代數為何？ 因原函數再加入與原有積項皆無法化簡，故 6-8 MSI 的組合邏輯設計 6-8 MSI 的組合邏輯設計 如下圖所示，試求 Y 輸出之布林代數式。 6-8 MSI 的組合邏輯設計 八對一多工器的布林代數式為：由圖可知其 而將其分別代入得： 6-8 MSI 的組合邏輯設計 3. 8 輸入多工器中若S2S1S0= CBA，而 （同邏輯 1 輸入），（同 0 輸入），則其輸出函數 f =？ 8 輸入多工器之輸出將輸入值代入後可得： 6-8 MSI 的組合邏輯設計 (2) 代入卡諾圖化簡，故 6-8 MSI 的組合邏輯設計 　　欲以多工器來完成積項和式的設計，只要在積項和式選定一個變數（通常是最高位元或最低位元）當作資料輸入，再將其它變數依序接到資料選擇線。至於各資料輸入端到底是要接變數的原形或補數或 0 或 1，則可用執行表來決定。 6-8 MSI 的組合邏輯設計 　　以 f (C , B , A) = ∑ (1 , 3 , 6 , 7) 為例 6-8 MSI 的組合邏輯設計 6-8 MSI 的組合邏輯設計 6-8 MSI 的組合邏輯設計 試以四線對一線多工器完成 的邏輯電路。 (1) 利用速解法將和項積式轉換成 ∑ 函數得： 6-8 MSI 的組合邏輯設計 (2) 圈選執行表並完成電路設計，詳如下圖所示。 6-8 MSI 的組合邏輯