在CMOS+VLSI输入保护电路中ESD损伤的缺陷分析研究.pdfVIP

在CMOSVLSI输入保护电路中ESD损伤的缺陷分析 贾淑文 何卫 葛岩 张东明 李兴鸿 北京微电子技术研究所 9243#100076 一、摘要 本义以!.20双F铝C旧卜5大规摸集成电路中1;常用的一种输入保护形式为例，对七阳 (轻掺杂漏) MDI1(中等掺杂漏)和DDD 双扩散漏)器件结构及杭静电能力进行了进一 步的实验研究 三种器件对#SD的敏感性进行了比较 利用特定的解理，腐蚀，染色技术， 并用场发射扫描电镜(SEMFEG)拍出了三种不同器件纵向结构的剖而照片.并进一步利用 先进的聚焦禹子末(FIB)技术，十法和湿法相结合的工艺剥离技术，拍出了各种不同程度ESD 损伤的SEM照片.从照片中7明U看出损伤部位、缺陷的分布和形貌、对ESD损伤的机理 给出了进一步解释和分析、对没讨和工艺的改进提出了意见 关键 I司二ESD,LDD,MDII,DDD,EUS. 二、引言 国际上随着MUS集成电路的广欢应用，IC集成度的不断提1药、按等比例绍小的原则， 沟道长度.氧化层厚度，结深等特征尺寸都在不断减小.这仗大规杖和超大规模I