单片机第5章 存储器系统设计.ppt

单片机应用系统硬件设计技术 ※并行总线法扩展系统 利用单片机数据总线、地址总线、控制总线进行系统扩展 存储器设计小结： 程序存储器： 芯片间串行接口与串行总线 串行扩展总线主要有： ※MOTOROLA公司的串行外围接口SPI（Seral Peripheral Interface）、 ※HS公司的MICROWIRE/PLUS串行同步双工通讯接口； ※PHILIPS公司的I2C BUS（Inter IC BUS）。 I2C BUS：以两根线实现了完善的全双工同步数据传送，可以方便地构成多机系统和外围器件扩展系统。 一、总线一般应用特性 1、二线传输 SDA：数据线 SCL：同步时钟线 总线上所有节点，如主器件、外围器件、接口模块等都连到同名端的SDA、SCL上。 2、系统中所有的器件及其模块采用器件地址及引脚地址的编址方法。 3、所有带总线的外围器件都具有应答功能，片内地址单元自动加1功能。 4、总线电气接口为开漏晶体管组成，其自身电源可以独立（需共地），节点在带电情况下接入或撤出。 二、总线基本工作原理及编程 1、总线接口电路 以AT24C系列为例。AT24CXXX是ATMEL公司推出的I2C总线接口的EEPROM。容量有128×8、256×8、512×8、1024×8、2K×8、8K×8、16K×8、32K×8等字节。 主要特性： 1）供电电压：5.0V（无尾标）、3.0V（尾标-2.7）、2.5V（尾标-2.5） 2）具有页写功能：如AT24C04/08/16为16字节、AT24C256为64字节。 3）自同步写周期10ms，典型时间为5ms。 4）擦写次数：10万次 5）数据保存：100年 6）8脚DIP或JEDEC SOIC封装。 AT24C128、AT24C256的引脚及封装。 AT24C系列与MCS-51系列单片机模拟接口电路： GND VCC SCL SDA P1.6 P1.7 10K A0 A1 EEPROM器件地址：A1A0=00 P1.5 WP 2、I2C数据传送的时序要求 标准模式I2C总线时钟频率为0~100KHz。高速模式I2C总线的时钟频率为0~400KHz。 1、一次新的启动前总线所必须的空闲时间：最小4.7us 2、时钟低电平时间：最小 4.7us 3、时钟高电平时间：最小 4.0us 4、启动信号建立时间（仅适于重复启动信号）：最小 4.7us 5、数据建立时间：最小250ns 6、SDA、SCL线的信号下降时间：最大300ns 7、结束信号建立时间：最小4.7us 总线时钟频率为0~100KHz时时序要求： 3、I2C总线的数据操作时序 I2C总线的数据传送必须遵守规定的数据格式。 数据有效 数据在时钟高电平期间要保持稳定 数据在时钟低电平期间可以变化 操作的起始和停止 * ※串行总线法扩展系统 利用I2C、SPI芯片间串行总线进行系统扩展 硬件设计内容：根据具体需要确定。 存储器扩展接口设计、键盘接口设计、显示器接口设计、DI/DO接口设计、AI/AO接口设计、串行通信接口设计、供电系统设计 硬件设计方法： 第5章 存储器系统设计 5.1 MCS-51存储器系统配置 5.2 系统扩展设计基本方法 5.3 数据存储器扩展设计 下页 重点： 1、掌握并行总线扩展应用系统硬件设计基本方法：将其对应的数据线、地址线、控制线正确连接。 2、掌握地址译码方法、扩展接口地址确认方法 上页 下页 回目录 存储器分类 存储器按工作特点、作用以及制造工艺可分为： 存储器 RAM ROM 动态DRAM 静态SRAM Random Access Memory 掩膜ROM — Read Only Memory 现场可编程PROM — Programmable ROM 可擦可编程EPROM — Erasable PROM 电可擦可编程E2ROM — Electrically EPROM 闪速存储器 — Flash Memory AT89C51/52/55 AT89C1051/2051/4051 易失 非易失 程序存储器 数据存储器 4k/8k/20k 1k / 2k / 4k 并行、串行 5.1 存储器系统配置 一、程序存储器 MCS-51最小系统 8051/8751内部有4KROM/EPROM 8052/8752内部有8KROM/EPROM MCS-51最大系统：可寻址64KB单元 容量不够时就要扩展片外程序存储器 上页 下页 回目录 二、数据存储器 MCS-51最小系统 MCS-51最大系统：可寻址64KB单元 容量不够时就要扩展片外数据存储器 51子系列内部只有128BRAM 52子系列内部只有256BRAM 上页 下页 回目录