数字逻辑A4-1.ppt

GUET School of Information Communications 数字逻辑A 第四章　组合逻辑电路 4.1　概述 4.2　组合逻辑电路分析与设计 4.3　常用组合逻辑电路 4.4　采用MSI设计组合逻辑电路 4.5　组合逻辑电路竞争-冒险 二、设计方法 优先编码器：允许同时在n个输入端有多个输入信号有效，编码器按输入线编号的大小来排列优先级，只对同时输入的多个信号中优先权最高的一个进行编码。 3．优先编码器 设I7的优先级别最高，I6次之，依此类推，I0最低。 3位二进制优先编码器的真值表 逻辑表达式： IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 S 0/Z10 1/Z11 2/Z12 3/Z13 4/Z14 5/Z15 6/Z16 7/Z17 10 11 12 13 14 15 16 17 HPRI/BIN 1a ENa Y0 Y1 Y2 2a 4a a YEX YS 18 ≥1 图4-3-9 8线-3线优先编码器 CT54148/CT74148逻辑符号 4．常用中规模优先编码器 8线-3线优先编码器： CT54148/CT74148 CT54LS148/CT74LS148 CC4532 10线-4线优先编码器： CT54147/CT74147 CT54LS147/CT74LS147 CC40147 输入信号（低电平有效） 选通使能信