湖南大学数据结构期末复习.ppt

* * 二进制计数器 　　计数器：用以统计输入时钟脉冲CP个数的电路。 　　计数器的分类： 二进制计数器 　　1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。 　　二进制计数器是结构最简单的计数器，但应用很广。 * * 　　2．按数字的变化规律 加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。 减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。 加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。。 　　3．按计数器中触发器翻转是否同步分 异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。 　　同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。 * * 　同步二进制计数器 同步计数器中，各触发器的翻转与时钟脉冲同步。 同步计数器的工作速度较快，工作频率也较高。 1．同步二进制加法计数器 　 （1）设计思想： 　　① 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。 　　② 应控制触发器的输入端，可将触发器接成T触发器。 　　当低位不向高位进位时，令高位触发器的T＝0，触发器状态保持不变； 　　当低位向高位进位时，令高位触发器的T=1，触发器翻转，计数加1。 * * （2）当低位全1时再加1，则低位向高位进位。 　1＋1＝1 　11＋1＝100 　111＋1＝1000 　1111＋1＝10000 　…… 　可得到T的表达式为： T0=J0=K0=1 T1=J1=K1= Q0 T2=J2=K2= Q1Q0 T3=J3=K3= Q2Q1Q0 * * 表5-7 　4位二进制加法计数器的状态转换表 CP顺序 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 * * 图5-19 4位同步二进制加法计数器的时序图 * * 图5-20 4位同步二进制加法计数器 T0=J0=K0=1 T1=J1=K1= Q0 T2=J2=K2= Q1Q0 T3=J3=K3= Q2Q1Q0 仿真 * * 2．同步二进制减法计数器 　 （1）设计思想： 　　① 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。 　　② 应控制触发器的输入端，可将触发器接成T触发器。 　　当低位不向高位借位时，令高位触发器的T＝0，触发器状态保持不变； 　　当低位向高位借位时，令高位触发器的T=1，触发器翻转，计数减1。 * * （2）触发器的翻转条件是：当低位触发器的Q端全0时再减1，则低位向高位借位。 10－1＝1 100－1＝11 1000－1＝111 10000－1＝1111 　…… 　可得到T的表达式为： * * 表5-8 4位二进制减法计数器的状态转换表 CP顺序 Q3 Q2 Q1 Q0 0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1